nios ii的usb接口模块设计

nios ii的usb接口模块设计

ID:9299136

大小:121.50 KB

页数:5页

时间:2018-04-27

nios ii的usb接口模块设计_第1页
nios ii的usb接口模块设计_第2页
nios ii的usb接口模块设计_第3页
nios ii的usb接口模块设计_第4页
nios ii的usb接口模块设计_第5页
资源描述:

《nios ii的usb接口模块设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、NiosII的USB接口模块设计1. 引言   随着电路规模越来越大,片上系统(SoC)已经成为IC设计的发展趋势,相应地也有了更加灵活的片上可编程系统(SOPC)。NiosIICPU是一个基于流水线设计的通用RISC微处理器,拥有五级流水线和指令与数据内存分开的哈佛结构,具有可配置功能。用户可以根据需求在SOPCBuilder中增减IP核,从而实现资源优化。为了构建一个更简洁高效的片上系统,用户可以自行开发IP组件,作为用户自定义逻辑添加到AVALON总线[1]。AVALON总线是一种结构相对简单的总线,用于连接NiosII和其他外设。它规定了主从部件间的端口连接关系,以及部件间通

2、信的时序关系。   AVALON总线拥有多种传输模式,以适应不同外设要求。基本传输模式是在主从外设之间进行单字节,半字或字的传输。AVALON总线还支持一些高级传输模式,例如支持流操作,支持延时操作,支持多个主设备同时访问。2.用户自定义逻辑模块设计流程   通常来说,EDA厂商及第三方提供的IP核都是通用的,但进行SOPC设计时,用户可能有特殊需求,这时必须使用用户自定义逻辑来实现所要的功能。SOPCBuilder集成在Altera公司的EDA工具QuartusII中。用户可以通过SOPCBuilder提供的图形用户界面从Altera公司提供的IP库中选取一些组件,如NiosII,

3、DMA,SRAM,FLASH等等,根据实际需要设置这些IP的配置参数。用户还可以自己编写HDL代码模块作为用户自定义逻辑方便地添加到SOPCBuilder中,设计流程如图1所示。 3.USB接口模块的添加   这里以常用的USB控制芯片SL811HS为例详细介绍如何在NiosII中添加用户自定义模块。图2是系统结构图。 3.1USB控制芯片介绍   SL811HS是Cypress公司的嵌入式USBhost/slave接口芯片,支持USB1.1的全速和低速设备。提供USB主机的硬件接口及总线管理机制,片内集成SIE、USB收发器和根HUB,能够完成嵌入式USB主机所需的功能。   SL

4、811HS的地址和数据均通过ad[7..0]分时传输,通过a0(数据/地址选择线)电平的高低加以区分,当a0置为低电平时,ad[7..0]上传输的是SL811片内寄存器/缓冲区的地址;反之高电平则为数据。nwr、nrd、ncs、nrst分别为写控制线、读控制线、片选线和复位线,均是低电平有效,NiosII通过这几根控制线完成对SL811HS片内缓冲区读写、片选和复位等操作。intrq是中断请求信号线。当SL811HS检测到外设插入、拔出或者数据发送错误、超时、数据溢出等异常情况时,通过将intrq置高电平通知NiosII。3.2USB接口模块设计      AVALON总线为用户提供

5、了非常友好的接口,使得系统搭建时的一些细节问题得到屏蔽,大大减轻了系统搭建的工作量。在SL811HS与AVALON总线的接口转换verilog代码中,只需建立SL811HS端口与AVALON总线端口的映射关系即可。nios_intrq、nios_read_n、nios_write_n、nios_cs_n、nios_reset_n、nios_write_data[7..0]、nios_read_data[7..0]、nios_address分别对应NiosII中的中断、读、写、片选、复位、写数据、读数据、地址信号。intrq、nrd、nwr、ncs、nrst、ad[7..0]、a0分别

6、对应SL811HS的中断、读、写、片选、复位、数据/地址线、数据/地址选择信号。如图3所示。  图3自定义USB接口模块     在QuartusII中对模块功能进行仿真,由于SL811HS是数据/地址复用端口,  NiosII对其缓冲区写的时候,先把地址通过nios_write_data[7..0]发送到ad[7..0],然后把数据通过nios_write_data[7..0]发送到ad[7..0]。从SL811HS缓冲区读数据的时候,先把缓冲区地址通过nios_write_data[7..0]发送到ad[7..0],然后通过ad[7..0]读数据到nios_read_data[7

7、..0]中。如图4所示。 图4接口转换模块仿真波形3.3添加用户自定义逻辑   在图形用户界面SOPCBuilder中,左栏有一项是添加用户逻辑。选择后,在BusUserfaceType选中AvlaonRegisterSlave,设置为静态地址对齐方式。加入用户编写的源代码文件,同时指定Verilog代码中各个信号的类型。nios_clk指定为“clk”类型,nios_read_n等指定为“read_n”类型,nios_write_data[7..0]指定

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。