nios-ii 中ad转换接口设计

nios-ii 中ad转换接口设计

ID:11330681

大小:307.00 KB

页数:0页

时间:2018-07-11

nios-ii 中ad转换接口设计_第页
预览图正在加载中,预计需要20秒,请耐心等待
资源描述:

《nios-ii 中ad转换接口设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、在NIOS-II系统中AD数据采集接口的设计与实现   随着电子技术的发展,电子系统设计的规模和复杂程度不断的加大,与此同时,人们对电子产品的各方面性能的要求都在不断的升高,对于开发商来说,以最快的速度,开发出满足市场需要的电子产品是最根本的目的。显然,传统的硬件、软件单独设计的方式很难满足人们这种快速增长的需求。近年来,电子行业提出了软硬件协同起来进行设计的思想,SOPC就是在这种需求下由ALTERA公司提出的一种软硬件协同设计的解决方案。它将硬件的设计集中到一个高度集成的FPGA芯片中,对于特殊的应用设计,可以根据需要灵活的配置系统的硬件。而这一目标的实现是基于NIOS处理器以及其

2、他一些用户可选的IP核。虽然这种方法,给设计带来了极大的方便,但是现有IP核并不能总是能够满足用户的需要。因此,进行SOPC开发,很有必要学习一下定制NIOS外设的方法和技巧。本文就是基于这种目的,详细的论述了在NIOS系统中A/D数据采集接口的设计与实现,以供大家参考。1问题的提出   在NIOS系统中实现外部模拟数据的采集,可以有很多种方法,比较传统的是,在外部由一个控制器控制数据采集的过程,然后再利用标准的接口和上位机连接,进行数据传输,实现数据的采集。比较常见的标准接口有串行口、USB口。但是在FPGA中实现这些接口逻辑不仅复杂,而且还需要外部主控制器来控制数据的采集和传输。对

3、于NIOS系统而言,它是建立在有着大量逻辑资源的FPGA芯片上的,如果用它实现复杂的逻辑,然后还要外部控制器的配合,而目的只是进行外部数据的采集,显然这是不可取的。如果能够有一种简单的方法,不仅可以满足用户的设计要求,而且不需要其它的外部主控制器,这将是一种很好的选择。因此,最好的方式应该是直接在FPGA芯片上根据需要灵活的去实现控制逻辑接口。   如上所述,在FPGA上系统中,实现对外部A/D数据采集电路的控制接口逻辑,由于其逻辑功能不是很复杂,采用自定义的方式将是非常可取的。采用这种方法进行设计有两种途径。①从软件上去实现。这种方案将NIOS处理器作为一个主控制器,通过编写程序来控

4、制数据转换电路,实现数据采集。采用这种方法,在实现的时候会出现一些问题,由于NIOS处理器的工作频率相对于外部设备来说要高出许多,因此,我们无论是采用查询的方式还是采用中断的方式,都会造成CPU资源极大的浪费,用查询的方式CPU将会出现大量的等待,用中断的方式系统又会频繁被中断。无论怎样,牺牲CPU的性能来解决功能上的问题是不可取的,当然,在这种情况下如果采用DMA(内存直接存取)的方式可以解决以上提出的问题,但是实现起来也比较复杂。②用FPGA的逻辑资源来实现A/D采集电路的控制逻辑。我们知道FPGA有着丰富的逻辑资源和接口资源,在其中实现并行的数据采集很少会受到硬件资源的限制,而且

5、,在功能上,设计的接口控制逻辑相当于一个主控制器,它是针对具体的外部电路而实现的,容易满足要求、又能节约资源,提高系统性能。因此,采用硬件逻辑去实现控制将是一种较好的方式,下面本文将对这种实现方式作详细的讨论。2设计方案   通过对系统需求进行仔细分析,此模块的功能设计可分为数据采集控制逻辑、数据接口、数据处理逻辑三部分,其整体功能框架图如下: 图1模块功能框图说明:AVALON总线主要是用于连接片内处理器与外设,以构成可编程单芯片系统。3功能描述:1. 数据采集控制逻辑:产生A/D转换需要的控制信号。2. 数据接口:提供一个外部A/D采集的数据流向AVALON总线的数据通道,主要是完

6、成速度匹配,接口时序转换。3. 数据处理单元:此部分主要是提供一些附加功能,如:检测外部信号或内部其它单元的工作状态,进行简单信息处理。4设计分析:4.1数据采集控制逻辑   在此以典型的模数转换芯片ADC0804为例,进行电路设计,ADC0804的数据宽度为8位,数据转换时间最快为100us,转换时钟信号可以由内部施密特电路和外接RC电路构成的震荡器产生,也可以直接由外部输入,其频率范围:100KHZ~1460KHZ。在本设计中ADC0804的时钟为最大输入频率,控制信号时序如图2。 图2ADC0804控制信号时序图   由ADC0804的时序可以知道,转换过程由一个写信号启动,转换

7、完成后,输出INTR信号,此时可以读取数据。之后可以进入下一个转换周期。由ADC0804的转换时间可知,其最大采集频率为10KHZ,只要用户设置的采样频率不超过这个数值,ADC0804就可以正常的工作。综合以上考虑,设计时要注意两点:①写信号的频率要低于ADC0804的最大转换频率。②在写信号之后至少要有100us的时延,才能输出读信号。   在此,提出两种方法来实现ADC0804的控制信号时序:①主动模式,在这种模式下,控制电路启动A/D转换

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。