ad转换器ad7674及其接口设计

《ad转换器ad7674及其接口设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、18位、800kSPSA/D转换器AD7674及其接口设计1概述AD7674是18位、800kSPS，采样保持电路可调负载的全差分输入模拟数字转换器，5V单电源供电。器件内部包含18位的高速AD转换器、转换时钟、基准缓冲器及错误校准电路，并具有工作模式可调串口和并口。器件的主要特性如下：●18位分辨率，且没有代码丢失；●采用采样保持电路，没有通道延时问题；●全差分输入范围：±VREF（可达5V）；●大的数据吞吐量：800kSPS（Warp模式）；666kSPS（Normal模式）；570kSPS

2、（Impulse模式）；●积分非线性误差INL：最大为±2.5LSB；●动态范围：103dB（当VREF＝5V）；●由3V或5V供电的并口（可工作于18位、16位或8位模式）和串口；●片内基准缓冲；●5V单电源供电；●低功耗：98mW@800kSPS；78mW@500kSPS(Impulse模式)；160uW@1kSPS(Impulse模式)；●48引脚LQFP或48引脚LFCSP封装；●与升级版的AD7676/AD7678/AD7679引脚兼容；由于AD7674具有出色的特性和强大的功能，广泛

3、的应用于CT扫描仪、高速动态数据采集系统、地震检波仪和检漏器的传感器、∑-△复位器（低功耗、多通道）、使用仪器、光谱分析仪和医学仪器；同时由于此芯片具有低功耗的特性，非常适合应用于电池供电系统中。器件的功能方框图如图1所示。图1AD7674功能方框图与其它模数转换器相比，AD7674所具有十分突出的优点：1、高分辨率和大吞吐量AD7674是具有800kSPS、18位采样保持AD转换器（没有延时）。2、高精度AD7674的最大积分非线性为2.5LSB，并且没有编码丢失。3、串口和并口通用并口（可工

4、作于18位、16位或8位的模式）和3线的串口，且都与3V和5V逻辑兼容。2封装与引脚说明AD7674具有两种封装形式：48脚LQFP和48脚LFCSP封装，其封装图如图2所示。图248引脚LQFP封装图表1AD7674引脚简介管脚号助记符说明1，44AGND模拟电源地2，47AVDD模拟电源输入引脚3MODE0数据输出模式选择位，与MODE1一起选择输出数据的接口模式4MODE1数据输出模式选择位，与MODE0一起选择输出数据的接口模式0018位接口0116位接口10字节接口11串行接口5D0/

5、OB/2C当MODE=0（即18位接口模式时），此引脚是并行数据输出总线的第0位，且数据码是二进制数原码；在其余模式下，此引脚允许选择为二进制原码或补码。当OB/2C为高电平时，数字输出为二进制原码；当为低电平时，最高位被取反，则二进制的补码从其内部移位寄存器中输出。6WARP转换模式选择。当此引脚的输入为高电平且IMPLUSE为低电平时，则WARP选择最快模式，可达到最大的数据吞吐量，并启动最小的转换率用于保证高的精度。当此引脚为低电平时，高精度和最小转换滤相独立7IMPULSE转换模式选择位

6、。当此引脚的输入为高电平且WARP为低电平时，IMPULSE选择省电模式，在此模式下，耗电量几乎正比于采样率。当WARP和IMPULSE都为低电平时，则选择正常模式。8D1/A0当MODE=0（即18位接口模式时），此引脚是并行输出数据总线的第一位。在其他模式中，此引脚控制着数据输出的模式。9D2/A1当MODE=0或1时，此引脚是并行输出数据总线的第二位。在其他模式中，此引脚控制着数据输出的模式。10D3在除MODE=3之外的模式中，此引脚是并行输出数据总线的第三位。无论在哪个模式中，此引脚都

7、用作输出。11，12D4/5或DIVSCLK0/1在除MODE=3之外的模式中，此引脚是并行输出数据总线的第四位和第五位。13D6或EXT/INT在除MODE=3之外的模式中，此引脚是并行输出数据总线的第六位。当MODE=3时，此引脚的输入作为数字选择输入用于选择内部数据时钟和外部数据时钟。当EXT/INT为低电平时，内部时钟选择SCLK输出；当EXT/INT杯被置为逻辑高电平时，则数据输出与外部时钟信号（从SCLK引脚输入）同步14D7/INVSCLK在除MODE=3之外的模式中，此引脚是并行

8、输出数据总线的第七位。当MODE=3时，此引脚的输入被用来选择SYNC信号的激活状态。当此引脚为低电平时，SYNC的激活状态为高电平；而为高电平时，SYNC的激活状态为低电平。15D8/INVSCLK在除MODE=3之外的模式中，此引脚是并行输出数据总线的第八位当MODE=3时，此引脚输入的信号用于将SCLK信号反转，无论在主机还是从机模式，此引脚都处于激活状态16D9/RDC/SDIN在除MODE=3之外的模式中，此引脚是并行输出数据总线的第九位当MODE=3时，此引脚的输入根据EXT/INT