ise设计工具简介和快速入门

《ise设计工具简介和快速入门》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、Hunterhunter.sun@xilinx.com第四章ISE6.x设计工具简介和使用§4．1概述本章将详细介绍Xilinx公司新的高性能设计开发工具ISE(IntegratedSoftwareEnvironment)，并以第六版本进行讲解和演示。Xilinx根据不同的用户，分别提供四种不同功能的设计开发工具：ISEWebPACK，ISEFoundation，ISEBaseX和ISEAlliance。（1）ISEWebPACK版：该软件为全免费版，可通过Xilinx网站直接下载。支持包括XC95*/XC95*XL/XC

2、95*XV、CoolRunnerXPLA3、CoolRunner-II全系列CPLD；以及Spartan-II/Spartan-IIE全系列FPGA；Spartan-3系列器件中的XC3S50、XC3S200、XC3S400；Virtex-E部分FPGA(V50E-V300E)器件；Virtex-II部分FPGA(2V40-2V250)器件；Virtex-IIPro部分FPGA(2VP2)器件。集成了XST(XilinxSynthesisTechnology)综合工具。但不支持CoreGenerator(核生成)工具和PA

3、CE(引脚和区域约束编辑器)。（2）ISEFoundation版：该软件为完全版。提供了设计开发工具的所有功能.支持Xilinx的全系列逻辑器件产品。并集成了XST(XilinxSynthesisTechnology)综合工具。支持CoreGenerator(核生成)工具和PACE(引脚和区域约束编辑器)。（3）ISEBaseX版：该软件为部分受限版。即支持XC95*/XC95*XL/XC95*XV全系列CPLD；CoolRunnerXPLA3全系列CPLD；CoolRunner-II全系列CPLD；以及Spartan-I

4、I/Spartan-IIE全系列FPGA；Spartan-3系列器件中的XC3S50、XC3S200、XC3S400；Virtex/Virtex-E部分FPGA(V50/V50E—V600/V600E)器件；Virtex-II部分FPGA(2V40--2V250)器件；Virtex-IIPro部分FPGA(2VP2、2VP4、2VP7)器件。其他功能与ISEFoundation相同。（4）ISEAlliance版：支持Xilinx的全系列逻辑器件产品。但不包含XST(XilinxSynthesisTechnology)综合

5、工具。此外，在Xilinx最新推出的集成软件环境(ISE)软件ISE6.1i版和ChipScopePro6.1i版中，可提供比最接近的竞争产品高30%的性能、高25%的逻辑利用率以及低50%的设计成本。并可帮助工程师快速容易地实现时序收敛，从而降低总体设计成本以及整个设计流程所花费的时间。新版本软件允许客户利用Xilinx的下一代增强千兆位(MultiGigabit)串行I/O收发器和对采用90nm(纳米)工艺技术的FPGA进行设计。集成了XPower热能分析软件，能够方便地进行功耗统计和分析。ISE6.1i软件还提供了可

6、加强现有可编程设计流程并可适应客户特有设计方法的设计选项。一种名为高级引脚输出与区域约束编辑器(PACE)的管理工具来简化器件IO规范，包括交互式电压支持和差分对识别指南。ISEFloorplanner(ISE布局规划器)工具中所提供的增量设计、模块化设计、宏生成器和区块规划功能可使设计时间比传统设计方法缩短多达50%。这些都可大大缩短重新编译时间并提供基于小组(team-based)的设计性能优势。ChipScopePro6.1i实时验证软件与ISE项目浏览器的集成更为紧密，可更方便地选择和插入验证核心、定义信号监测点，

7、同时为整体设计流程提供实时调试规划能力。新的虚拟Hunterhunter.sun@xilinx.comI/O(VirtualI/O)核心允许设计人员仿真DIP开关和按钮调节。集成总线分析仪(IBA)核心在集成有嵌入式PowerPC405处理器的Virtex-IIProFPGA器件上则可同时支持IBMCoreConnect处理器局部总线(PLB)和片上外设总线(OPB)。ISE5还提供了新的结构化设计向导(ArchitectureWizard)工具--数字时钟管理(DCM)向导和RocketIO千兆位比特收发器(MGT)向导

8、。它们允许用户通过ISE项目浏览器(ProjectNavigator)中的对话框以图形化的方式设置DCM和MGT功能。ISE然后将可编辑的源代码直接写入HDL源文件，以便设置和控制这些高级功能。设计向导还能指导用户进行HDL编码，减轻了学习配置复杂器件功能所需的所有编程属性的负担，从而加快了设计进程。另