ISE快速入门详细教程verilog_青山紫木原创

《ISE快速入门详细教程verilog_青山紫木原创》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、XilinxISE快速入门详细教程1——青山紫木自己学习FPGA有些日子了，现在回过头来看看自己走过的路，有太多的曲折。读过网络上一些文档，得到了很大的帮助。现在自己入门了，就希望帮助别人。为了帮助广大的FPGA爱好者们更快入门，于是自己写了这篇《XilinxISE快速入门详细教程》。既是一个总结，也是一个激励，在帮助他人的同时，更加提升自己的实力。本文采用实例的方法介绍入门方法，相信只要跟着本文走，是一定可以快速掌握ISE的基本功能的。当然，这篇文章只是基础。当掌握了本文的内容后，还要多加练习，之后，还要读更多的文档以了解ISE的更加高级的功能。注意：本文是通过一个简单

2、的工程实例——counter_bit8也就是一个8bit计数器，这个例子的编译、综合、实现整个过程来说明入门过程的。编程，配置（下载）用的是另外一个工程实例——trychip。我采用的是ISE的14.2版本，用的是veriloghdl硬件描述语言。假设你已经安装好了ISE14.2.好了，废话少说，LET’SGO!一、运行ISE。双击图标（你懂的）打开界面如下图图一所示：图一打开后界面观察图一，可以看见有一个小的对话框“tipoftheday.”这是程序自带的，用于给用户提供一些有关verilog或ISE的一些信息，关闭即可。二、新建工程。如图二红色区域所示，点击工具栏中f

3、ile，选择Newprojiect.图二新建工程1之后，会弹出图三所示对话框：图三新建工程2在图三所示的Name一栏中填入工程名，用英文或阿拉伯数字。在Location一栏中，选择工程的路径，路径中不要有中文。其他都不用管。我们这里工程名取为counter_bit8,路径自己定义。完后，点击Next.会弹出如图四所示对话框：图四新建工程3刚入门时，只需注意图四红色区域即可。选择仿真工具与语言。这里选的是modelsim-SE版，语言为veriloghdl。至于其他选项，等入门后，再回过头来仔细研究。感兴趣读者可以参考网上其他资料。推荐“XST用户手册”（可以到百度文库，新

4、浪分享里下载。）之后，点击Next。出现图五所示：图五新建工程5图五是新建工程的一个信息总结。直接点击“Finish”即可。之后弹出图六所示：图六新建工程6三、给工程添加V文件。单击图六左侧红色区域图标。这是新建文件的快捷图标。单击后，弹出图七所示：图七新建V文件1在图七的左侧选择红色区域内容，表示新建一个.v文件，在右侧红色区域内输入该文件名。然后点击Next。之后，弹出图八所示：图九新建.v文件2直接点击图九的Next。之后，弹出如图十所示：图十新建.v文件3这是对刚刚建立.v文件的总结，直接点击图十“Finish”.之后弹出如下界面（图十一所示）：图十一添加.v文件

5、后界面图十一中左侧红色区域即我们刚才新建并添加的.V文件。四、输入代码。在图十一所示右侧，红色标记“2”区域内的编辑器内输入verilog代码。输入完后，进入如下第五步。五、综合。（Synthsize）所谓综合，就是ISE综合工具XST把你刚才输入的代码转换成最底层的逻辑网表。双击下图中红色区域即可完成综合。图十二综合1双击图十二红色区域后，出现如下所示界面：图十三综合2我们可以看见红色区域中，左侧出现一个小球。这表示正在进行综合。等待几分钟后，会弹出如下界面：图十三综合3观察图十三红色区域，我们发现刚才的小球变成绿色的钩钩，这表明综合通过。当然，如果你的程序有错误，则会

6、显示为红色叉叉。读者自行尝试，这里不再截图说明。六、实现。（Implement）实现过程包括翻译（Translate），映射（Map），布局布线（place&route）。翻译是把综合过程产生的底层逻辑网表转换成原语，映射是把翻译结果映射到具体器件的内部逻辑资源，布局布线是将这些映射后的逻辑资源布线连接，形成最终设计。这些名词的含义很重要，一定要理解清楚，可以查阅网上相关资料。“实现”可以通过双击下图红色区域实现：图十四实现1双击图十四红色区域后，出现如下界面：图十五实现2我们发现，红色区域左侧出现一个小球。这表明正在进行“实现”过程。等待几分钟后，出现如下界面：图十六实

7、现3可能，你已经猜出来了。对，小球变成绿色的钩钩就表明实现已经顺利完成。若出现一个红色的叉叉，则表明实现失败。这里也不演示，读者自行尝试。七、生成bit流。这步的功能是把设计变成二进制bit流，供下一步把设计适配到板子上。该步骤可以通过双击下图红色区域完成：图十七生成bit流同理，双击后，红色区域左侧会变成小球，表明正在生成。等待几分钟后，若变成绿色钩钩，表示生成bit流成功，否则失败。八、适配。这一步就是把上步生成的bit文件下载到FPGA芯片里面，以实现最终的设计。可以通过双击图十七红色区域下“ConfigureTarge