【cpld verilog】cpld实现时钟检测

【cpld verilog】cpld实现时钟检测

ID:9214168

大小:124.11 KB

页数:6页

时间:2018-04-23

【cpld verilog】cpld实现时钟检测_第1页
【cpld verilog】cpld实现时钟检测_第2页
【cpld verilog】cpld实现时钟检测_第3页
【cpld verilog】cpld实现时钟检测_第4页
【cpld verilog】cpld实现时钟检测_第5页
资源描述:

《【cpld verilog】cpld实现时钟检测》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、CPLD实现时钟检测1实现原理时钟检测包括有无检测和频率检测,在一般场景下,检测时间有无就能满足需求了。下面介绍时钟有无的检测,检测原理如下图所示,被检时钟分频,一般需要分到主时钟两倍以下,检测跳变检测8个时钟周期以上。主时钟被检时钟分频时钟同步时钟有时钟正常分频时钟同步是否跳变否时钟异常2CPLD代码moduleclk_dec(clk,//全局主时钟24MHzreset,//全局复位信号clk_dec,//被检测时钟,50MHzclk_dec_result,//时钟检测结果/////////////////////fordebug////////////////////

2、////////////////////clk_dec_div,//分频时钟clk_dec_pulse,//同步时钟脉冲counter_dec//时钟脉冲检测计数);inputclk;Author:Lanre版权所有,请勿用于商业用途,第1页,共6页违者必究inputreset;inputclk_dec;outputclk_dec_result;////////////////////////debug///////////////////////////////////////outputclk_dec_pulse;outputcounter_dec;outputclk

3、_dec_div;//////////////////////////bedectectclockdiv被检时钟16分频////////////////////////////reg[3:0]counter_div;regclk_dec_div;always@(posedgeclk_decornegedgereset)//被检测时钟分频beginif(reset==1'b0)begincounter_div<=4'h0;clk_dec_div<=1'b0;endelseif(&counter_div[2:0]==1'b1)//计数一半时,时钟反转,占空比50%beginc

4、ounter_div<=counter_div+1;clk_dec_div<=~clk_dec_div;endAuthor:Lanre版权所有,请勿用于商业用途,第2页,共6页违者必究elseif(&counter_div[3:0]==1'b1)//时钟16分频begincounter_div<=counter_div+1;clk_dec_div<=~clk_dec_div;endelsebegincounter_div<=counter_div+1;endend/////////////////////////clocksync时钟同步/////////////////

5、////////////////////reg[1:0]clk_dec_dly;wireclk_dec_pulse;always@(posedgeclkornegedgereset)beginif(reset==1'b0)beginclk_dec_dly<=2'b00;endelsebeginclk_dec_dly<={clk_dec_dly[0],clk_dec_div};endendassignclk_dec_pulse=(clk_dec_dly==2'b01)?1'b1:1'b0;//上升沿跳变输出高电平脉冲,一Author:Lanre版权所有,请勿用于商业用途,第

6、3页,共6页违者必究//个主时钟周期宽度//////////////////////clockdec时钟检测////////////////////////////////////////reg[3:0]counter_dec;always@(posedgeclkornegedgereset)beginif(reset==1'b0)begincounter_dec<=4'h0;//默认计数为0,时钟正常endelseif(clk_dec_pulse==1'b1)//有被检时钟脉冲时,计数清0begincounter_dec<=4'h0;endelseif(counter_

7、dec==4'hf)//计数值满,保持,直到被检时钟有跳变begin;endelsebegincounter_dec<=counter_dec+1'b1;//主时钟跳变,时钟检测计数增加endend//////////////////////clockdecresultout时钟检测结果输出////////////////////////////////////////regclk_dec_result;Author:Lanre版权所有,请勿用于商业用途,第4页,共6页违者必究always@(posedgeclkorneged

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。