ulsi互连布线国内外发展现状及未来趋势论文

ulsi互连布线国内外发展现状及未来趋势论文

ID:9173245

大小:573.98 KB

页数:8页

时间:2018-04-20

ulsi互连布线国内外发展现状及未来趋势论文_第1页
ulsi互连布线国内外发展现状及未来趋势论文_第2页
ulsi互连布线国内外发展现状及未来趋势论文_第3页
ulsi互连布线国内外发展现状及未来趋势论文_第4页
ulsi互连布线国内外发展现状及未来趋势论文_第5页
资源描述:

《ulsi互连布线国内外发展现状及未来趋势论文》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、ULSI互连布线国内外发展现状及未来趋势摘要:采用理论分析的方法讲述了ULSI互连布线的国内外发展现状以及未来发展趋势,以及ULSI互连布线所遇到的问题,以及在材料方面的解决方法,包括互连布线从Al到Cu的发展,并对Low-K介质与Cu连线的原理与应用现状进行了分析,以及对国内外超大规模互连布线未来发展的展望。关键词:互连集成技术,Cu互连,低K介质1.引言18世纪中叶,工业革命将人类从农业时代带到了工业时代,近50年电子产业的发展使人类进人了信息时代。1946年,第一台重30吨,占地17。平方米的计算机“埃尼克”诞生,1947年晶体管的发明揭开了微电子发展的序

2、幕,同时为1958年集成电路的问世莫定了基础。集成电路(IC)推动了微电子的发展,是信息产业的基础。1971年微处理器(集成电路)的诞生是计算机发展史上的一个重要里程碑,90年代,以集成电路为基础的多媒体和因特网的发展推动着人类从工业经济向知识经济发展,促进了信息产业的高速发展。据统计,信息产业正每年以30%的速度增长,1990年产值是1489亿美元,1995年为6400亿美元,估计2000年超过了1万亿美元,成为全球第一大产业。世界发达国家的信息产业已占GDP(国内生产总值)的10%以上。早在1995年,美国、日本、法国、英国等国的信息技术出口就已占全球市场的

3、77%。现在因特网已经渗透到社会各个领域,且正以每年100%的速度发展。全球十强公司,半数与信息产业有关。事实上,集成电路已成为了信息产业的重要支撑。集成电路自诞生以来,经历了小规模集成(SSI)、中规模集成(MSI),大规模集成(LSI)的发展阶段,目前已进人超大规模(VLSI)和特大规模(VLSI)阶段,是一个片上系统(SOC-SystemonChip)时代。集成电路对现代经济和科学技术的发展有着十分重要的影响。为了适应数字化技术和信息产业的需要,集成电路在器件集成度、速度和可靠性方面还要大幅度提高。今后1年中半导体存储器将从集成数亿元件向集成数千亿元件发展

4、,微处理芯片等将从集成数百万晶体管向集成数十亿晶体管发展,工作频率将从数百兆赫向数千兆赫发展。应用不断更新的微细加工技术实现器件尺寸微小型化,仍是今后集成电路进步的主要途径。现在的高端微处理器集成了超过2千万个晶体管,时钟频率达1GHz。当特征尺寸减小到100nm时,微处理器芯片将包括多达2亿个晶体管,时钟频率为2GHz,甚至更高,集成如此之多的器件,必然使互连系统的复杂性增加。互连系统是由一些提供电力、输人和输出、地线、适时信号的导线组成。目前,用来连接晶体管的高密度互连线分布在(6}8)层。对于随机逻辑电路来说,互连部分的数量N随着器件数量的增加而线性增长,

5、可表示为其中,N负载是一个门的平均负载数,N门为(逻辑)门的个数,K为经验常数。为了适应集成电路芯片制造技术日益提高的要求,多层互连体系的结构、材料和工艺集成是当前半导体器件制造技术最受重视和最为活跃的研究课题之一。人们预计,随着器件加工向0.1hem和更小尺寸发展,必须用越来越多层次的互连技术。按照目前国际一般公认的半导体技术发展趋势,到2012年,用0.05μm加工技术制造的特大规模集成电路将需要多达9层的多层互连体系。要掌握高可靠小尺寸器件的多层互连技术,就需要深人研究开发有关的多层互连结构,适合的金属互连和介质绝缘薄膜材料,以及相应的薄膜淀积、刻蚀、平坦

6、化等工艺。下面本文就多层互连体系目前面临的问题以及解决方案做讨论。2.ULSI互连布线所遇到的问题和解决方法互连技术中所面临的技术和物理限制的挑战主要有互连技术获得巨大进步的关键在于几种新材料和新工艺的出现。没有这些变化,现代的平面多层互连结构是不可能出现的。从历史上看,在上世纪七十年代,多晶硅和铝布线技术在超大规模电路(VLSI)中开始被广泛使用。到八十年代,集成电路的设计者们已经可以设计长达100微米的多晶硅导线。两种加工技术的出现促进了多层金属互连的发展:一个是在金属层之间用PCVD的方法沉积介质材料。PCVD的工作温度较低,适合铝布线;另一个是层间介质层

7、(IID)的平面化。平面化工艺使得ILD表面平整光滑,为下一层金属的沉积作准备。在八十年代末到九十年代初发生突破性的进展,反应溅射TiN,化学气相沉积钨(CVD-W)插头和化学机械抛光(CMP)的应用促使集成电路特征尺寸进一步下降,金属布线层数增加到(3一5)层。在A1导线上用反应溅射的方法再涂覆一层TiN,增加A1导线的抗电迁移和抗应力迁移性能;CVD-W插头的使用进一步减小了互连面积;CMP工艺可以进行表面整体平整化,同时能够阻止表面外形的变化和缺陷的产生。表1为互连技术发展历史的简要总结。然而随着集成电路的集成度越来越高,设备尺寸变得越来越小,互连设计也必

8、须紧跟这个趋势。特征尺寸

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。