基于ldpc信道编码的fpga的高速光ofdm实时系统发射机设计

《基于ldpc信道编码的fpga的高速光ofdm实时系统发射机设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、基于LDPC信道编码的FPGA的高速光OFDM实时系统发射机设计摘要：本文主要实现基于LDPC信道编码的FPGA的高速光OFDM实时系统发射机。LDPC码是一种具有超强纠错性能和接近香农极限性能的码型，被广泛运用于宽带无线移动通信系统中。在光OFDM系统中，存在部分子载波频率选择性衰落，光纤色散造成的ISI和高峰均功率比等缺点。所以有必要结合高效的编码技术提高系统的传输性能。而在现有的码型中LDPC码已经被证明是一种更接近香农极限的好码，成为最佳的编码技术之一。当其与调制技术相结合应用于光OFDM系统发射机中时，不仅可以

2、获得较高的编码增益，还可以提高系统的色散容忍度。但是在光OFDM系统中采用传统下线处理的方法没有考虑到实际应用中设备的成本，逻辑资源的需求以及信号处理的延时，不利于商业化。所以需要实时光OFDM系统。为了更深入，更全面地分析光OFDM系统性能，硬件实时产生及处理信号是非常有必要的。怎样找到适合实时光OFDM系统发射机的LDPC编码算法（提高编码速率，达到上Gb的吞吐量），怎样改善实时光OFDM系统发射机的速率和误码率，正是本文所研究的意义。关键字：实时OFDM系统；LDPC编码；吞吐量；正交频分复用(orthogonal

3、frequeneydivisionmutiplexing，OFDM)是一种先进的多载波调制技术，具有高度灵活的调制格式，更高的频谱利用率和更好的抗多径干扰能力，已经广泛应用于无线通信领域和广播网络。但是，随着生活水平的提高，人们对通信带宽的需求不断增加，而现有的技术难以适应光纤通信高速率，大容量和长距离的发展方向。因此，2005年唐建明等把OFDM技术引入光通信中，第一次提出了光OFDM的概念。2009年，Brendon等利用单频带直接检测光OFDM技术，实现了在标准单模光纤(single-modefiber,SMF)中

4、光OFDM信号以100Gbit/s速率传输500km的仿真结果。Giddings等利用强度调制和直接检测光OFDM技术，实现了在多模光纤上实时传输3Gbit/s光OFDM信号。光OFDM技术以其高色散补偿，低成本和先进的数字信号处理技术己经广泛应用于干线光通信系统和光接入网领域。然而，在2010年之前对光OFDM收发系统进行性能分析都是使用离线的数字信号处理方法，即OFDM信号由任意信号发生器产生，经过光路最后通过数字示波器接收信号进行离线分析，这种方法并没有考虑实际的数字信号处理的速度和DAC/ADC等硬件对系统的影响

5、。一、实时光OFDM系统发射机研究为了更深入更全面地分析系统性能，硬件实时产生及处理信号是非常有必要的。近年来一些文献实现了基于FPGA的收发系统，但其收发系统的DAC/ADC电路的参考时钟均来自同一个时钟源，而没有考虑采样频率偏差给系统带来的影响。本文参考的OFDM发射机是基于XilinxVirtex-6开发板实现的。OFDM信号帧结构由一个OFDM符号长度（IFFT长度+循环前缀）的训练序列用来帧检测、符号同步以及信道估计与200个OFDM数据符号组成。由于DAL模拟输出带宽的限制，对子载波进行了规划，以减少DAL滚

6、降效应对子载波的影响。其中，每个OFDM符号包括数据传输的50个子载波、4个导频实现采样频率同步，10个零子载波做为信道保护问隔，1/8循环前缀，信号映射力一式为16QAM。首先由伪随机二进制序列（PRBS）模块产生2的15次方到1PRBS做为原始二进制数据比特流，在控制信号及时钟驱动下实现导频插入、符号映射，为满足IFFT输出实数，64个载波上的数据进行Hermitian对称处理。然后采用Spiral工具自动产生适合高速运算的IFFT核，完全地并行处理技术，可以在经过26个时钟周期的运算延时后，并行输出64个位宽为16

7、的数据。在符号映射时，归一化后的参考符号数据定点表示为16位整数数据，其中包括1位符号位、1位整数位和14位小数位。与此同时，为了满足DAC的转换精度要求，必须对限幅后的数据做缩放处理。缩放处理后的数据暂存在数据RAM中，在控制信号的作用下增加循环前缀，并先后分18组（包括8点循环前缀），每组4个16比特数据，发送训练序列与数据符号。为满足Xilinx并串转换OSERDES核对输入数据的要求，需要对数据进行重组。OFDM数据并串转换由OSERDES核来实现，其工作模式为8：1双倍数据速率（DDR），输入同步时钟频率为12

8、5MHz,输出同步时钟频率为500MHz，产生1GSaps数据（数据速率为I路的500MSaps,Q路全为逻辑低电平)及500MHz的数据采样时钟输出至DAC接口电路。FPGA工作所需的时钟信号是由DAL接口电路提供的250MHz时钟信号经Xilinx时钟管理IP核MMCM产生。DAC控制器通过串行端口按其规定通信协