时间触发光纤通道协议芯片的设计与实现

时间触发光纤通道协议芯片的设计与实现

ID:9154735

大小:97.50 KB

页数:11页

时间:2018-04-19

时间触发光纤通道协议芯片的设计与实现_第1页
时间触发光纤通道协议芯片的设计与实现_第2页
时间触发光纤通道协议芯片的设计与实现_第3页
时间触发光纤通道协议芯片的设计与实现_第4页
时间触发光纤通道协议芯片的设计与实现_第5页
资源描述:

《时间触发光纤通道协议芯片的设计与实现》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、时间触发光纤通道协议芯片的设计与实现谭小虎王勇褚文奎刘安空军工程大学航空航天工程学院为支持光纤通道协议在航电系统屮的应用,有效改善消息传输的时间确定性,将时间触发机制加入光纤通道协议来作为消息调度策略。基于FPGA数字逻辑平台,设计实现了一种时间触发的光纤通道终端协议芯片,同时根据相关性能指标对其中主要的光纤通道协议FCIP核、实现时间触发功能的发送/接收缓存管理模块以及TRTG-B编解码模块进行了详细的逻辑设计。借助Xilinx提供的集成开发环境ISE,再结合Modelsim仿真时序分析软件,编写Testbench测试用

2、例为FPGA协议芯片功能模块施加激励,结果表明端口状态机、帧发送和帧接收模块工作正常;最后通过Virtex-5EPGA开发板和HBA卡进行板级测试,示波器显示时域信号波形正常,符合8B/10B编码规则,协议分析仪捕捉的数据显示时间触发机制工作正常,数据消息按时间调度表依次调度,满足设计要求。关键词:光纤通道协议;时间触发机制;时间确定性;光纤通道终端协议芯片;时间调度表;伴随着大量图像、多媒体数据任务的出现,传统的数据传输总线以ARINC429、MIL-STD-1553B和AFDX为代表,它们在数据的传输速率、系统可扩展性

3、以及网络复杂性等方面己经不能满足现有航电系统对速率和扩展性等方面的要求[3],制约了战机性能的提升。光纤通道协议(FiberChannel,FC)凭借在实时性、可靠性以及带宽等方面的优势成为下一代航电系统的理想协议m。为实现光纤通道技术在航电系统的应用而制定了光纤通道航空电子环境(FiberChannelAvionicsEnvironment,FC-AE)的草案,主要作用就是支持构建新型航空电子专用系统m。但是光纤通道协议中没有规定数据的发送控制算法,对于文献[6]中已设计成熟的FC-AE-ASM协议芯片,普遍采用先来先服

4、务或者非抢占式静态优先级的调度策略,基于事件触发的数据调度策略增加了网络中消息传输的不确定性,从而影响安全关键消息传输的实时性。TTTech公司提出的时间触发通信协议U1(Time-TriggeredProtocol,TTP)采用时间触发的消息调度机制,静态规划的时间调度表可以约束消息数据在岡定时刻进行收发,有效提高通信的确定性和可靠性M。为更好地实现光纤通道协议在航电系统中的应用,提高网络中发送消息的时间确定性,同时缩短终端接门卡的开发周期,在时间触发协议的棊础上,设计实现了一款基于时间触发的光纤通道协议芯片。2芯片性能

5、指标协议芯片主要实现对待发数据的协议封装,同吋配合板上硬件资源,完成终端系统间的信息交流,通过对FC和TTP协议的深入分析,归纳出本协议芯片需满足的性能指标如下:1.支持FC-AE-ASM协议标准,满足第3类服务要求;2.支持流量控制和信用管理机制;3.支持时间触发调度服务;4.支持lGbps和2Gbps两种通信速率配置。3FPGA选型考虑到航电环境的特殊性,选用集成度高、逻辑资源丰宮,能够完成复杂时序及组合逻辑功能的高可靠性芯片。选择Xilinx公司XC5VLX85T作为逻辑处理的芯片载体,其具有12960个Virtex

6、-5Slice,12个ROCKETI0收发器GTP,包含1个PCIExpress接口模块以及高达3.75Gbps的高速串行传输接口可以很好地满足设计要求。4协议芯片总体设计协议芯片主要通过主机接门为外部子系统,类似传感器和光纤通道网络提供数据和控制接口,实现协议FC-O、FC-1和FC-2层功能,完成数据消息的发送接收。结合芯片性能指标要求,基于时间触发的协议芯片除了完成正常的光纤通道协议外,特别增加了时间触发功能,而时间触发功能体现在发送缓存管理模块的软件层面,所以协议芯片整体结构和传统FC协议芯片相一致,其逻辑划分如图

7、1所示。图1协议芯片逻辑划分考虑到FPGA的设计是一个复杂的过程,所以主要针对FCTP核、发送/接收缓存管理模块和IRIG-B编解码模块进行详细设计。4.1FCIP核设计ECIP核主要是基于光纤通道物理层协议[10]和帧协议层协议[11],采用EDA技术在FPGA上实现这两层处理逻辑的编写。数据发送过程中FCIP核接收来自冗余管理模块的32位并行数据,经CRC校验、8b/10b编码和并串转化将数据发送至光模块;数据接收时将来自光模块的数据经串并转化、Comma检测和对齐、8b/10b解码、原语检测以及CRC校验等过程将32

8、位并行数据传输给冗余管理模块,使其完成下一步处理[12]。FCIP核总体逻辑设计如图2所示。图2FCIP核逻辑设计由图2可以看出FCIP核主要包括信用管理、MAC、链路控制器和管理控制模块四部分,下面分别对各个功能模块进行逻辑设计。1.信用管理模块设计信用管理就是通过设置信用值方式达到控制流量的目的[1

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。