基于cpri协议的光纤通讯设计与实现

《基于cpri协议的光纤通讯设计与实现》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、基于CPRI协议的光纤通讯设计与实现胡泽文(电子科技大学微电子与固体电子学院，四川成都610054)摘要：针对分布式基站基带处理单元和射频拉远单元之间的光纤连接，介绍了CPRI协议规范，讨论了其基于FPGA的硬件实现方案。同时给出了基于FPGA与SCAN25100方案的设计，采用Verilog语言设计开发FPGA。该方案开发成本低，调试简单方便。通过实际测试表明，该设计方案能够有效实现基于CPRI协议的光纤通讯传输，工作性能稳定。关键词：分布式基站；CPRI；光纤通讯；FPGA；SCAN25100物理层(L1)和数据链路层(L2)。在物理层中，将上层接入点的传输数据进行复/分接，并采用0引言

2、2009年1月国内3G牌照正式发放，随着3G时代的到来，各大通信运营商对3G移动通信网络展8B/10B编解码，通过光模块串行收发数据。数据链路层定义了一个同步的帧结构，包含基本帧和超帧(由256个基本帧组成)，数据在L2层中，通过CPRI固定的帧结构形式进行相应的成帧和解帧处理。基带处理单元(BBU)和射频拉远单元(RRU)之间可以通过一条或多条CPRI数据链路来开了大规模建设，投入巨大，而基站是3G网络建设中，数量最多及成本最高的设备。移动通信领域日趋激烈的竞争，使得通信运营商比以往更加关注建网成本，而分布式基站具备低成本、高性能、快速运营等特性，能够大大节省运营商的建网与运维成本。因此分

3、布式基站成为当前3G网络建设的最主要选择。分布式基站核心理念，是把传统宏基站基带处理单元(BBU)和射频拉远单元(RRU)分离，二者通过光纤相连。网络部署时，将BBU、核心网、无线网络控制设备集中在机房内，与规划站点上部署的RRU通过光纤连接，完成网络覆盖。为了有效处理分布式基站BBU与RRU间的光纤连接，无线通信行业形成两个联盟，分别制定连接，每条CPRI数据链路支持614.4Mbps、1228.8Mbps和2457.6Mbps三种比特率高速串行传输。当前工业界，通过将四条并行CPRI数据链路进行相应串行化处理，可实现BBU与RRU之间通过光纤以近10Gbps(即4X2457.6Mbps)

4、速率超高速传输。2硬件方案采用FPGA来设计实现基于CPRI协议的光纤通讯，可以有多种方案来实现，下面介绍两种方案。方案一：采用集成了RocketIO模块的FPGA。RocketIO收发器是在Xilinx公司Virtex2Pro以上系了两种接口标准：2002年诺基亚、LG、三星等宣布成立OBSAI(开放式基站结构同盟)；2003年爱立信、华为、NEC、北电和西门子等联合成立CPRI(通用公共无线接口组织)。本文主要介绍基于CPRI协议的光纤通讯。列FPGA芯片中，集成的功能可配置千兆位级串1CPRI协议概述行收发器。可通过调用Xilinx公司的COREGenera-tor生成的IPCore来

5、使用RocketIO收发器。该模块的功能包括8B/10B编解码，串并转换，时钟与数CPRI协议定义了两个协议层。两个协议层为2.2时钟方案是，可以使电路板尺寸较小、结构紧凑，可方便设置参数；缺点是，一般集成了RocketIO的FPGA采用输出频率为61.44MHz的有源晶振为FP-GA提供系统基准时钟(CLK61)，系统所需的其他频率时钟，均可使用FPGA内置的时钟管理模块，对CLK61进行分频、倍频及移相而得。芯片价格均较高，必然带来开发成本的提高，时开发周期相对也较长。同方案二：FPGA与SCAN25100相结合。SCAN25100是美国国家半导体专门为新一代基站结构推出的串行/解串器，

6、其集成了高精度延迟校准测量(DCM)电路及独立的发送和接收系统锁相环路，还具备先进的高速混合信号和时钟管SCAN25100有四个时钟端口，与FPGA相连。统时钟方案如图2所示。系理以及信号调节等功能。同时芯片具备8B/10B编解码、高速串并转换、锁定检测、CPRI信号和帧丢失检测等功能。可根据这款芯片来构建多天线技术分布式基站光纤互连解决方案。此方案开发成本较低，调试简单方便，性能稳定。图2系统时钟方案框图SCAN25100芯片内置振荡器能够产生一个30.72MHz时钟SYSCLK输出，提供给FPGA作参考时钟。当系统作为REC端时，FPGA需要提供一个30.72MHz时钟REFCLK，给S

7、CAN25100作为参考时钟。REFCLK和SYSCLK均使用LVDS差分电平，在FPGA内部使用缓冲器IBUFGDS来将输入差分时钟信号转为单端时钟，而使用OBUFDS将单端时钟转为差分时钟输出。TXCLK为FPGA输出给SCAN25100，用于采集输出数据tx_data(9:0)的时钟。RXCLK为SCAN25100输出给FPGA，用于采集输入数据rx_data(9:0)的时钟。TXCLK和RXCLK配置