基于fpga的三相正弦波发生器

《基于fpga的三相正弦波发生器》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、短学期课程设计报告设计名称:电子技术课程设计设计题目：基于FPGA的三相正弦波发生器院（系）：信息学院计算机科学与技术系年级：2014级指导教师：张辉波西南交通大学2016年7月目录一、绪论41.1设计目的41.2设计要求4二、方案设计42.1概论设计42.2各子系统模块52.3使用器件说明5三、详细设计63.1设计原理63.2正弦波设计63.3三相波叠加73.4分频设计83.5引脚锁定…………………………………………………………………9四、测试及使用说明104.1测试步骤104.2实验结果11五、结

2、论13六、实习总结13附件：161.电路原理图…………………………………………………………………162.PCB版图………………………………………………………………………163.Verilog代码…………………………………………………………………1717一、绪论1.1设计目的三相交流电是三个频率相同的交流电的组合，相位彼此相差120度，主要应用于需要大电力的场合并且三相交流电的频率可调。在此基础上研究关于三相正弦波的研究。基于FPGA的三相正弦波发生器，在CycloneⅡ系列EP2C8T144C8上实现

3、正弦波信号的产生，利用单片机PICl8F4550控制波形的频率及相位差。同时单片机通过DAC0832控制波形数据转换DAC参考电压实现在波形幅度的控制，D／A输出的波形经过放大后输出。输出的三相正弦波有利于观察。1.2设计要求关于此次三相正弦波的设计有两种任务要求，基本要求为输出的电压在0-5V之间可调。输出的信号频率为50Hz。正弦失真度在+/-5%之间。而提高要求为输出三相方波，并且三相波要可调频可调相。本组要完成的任务是简化版，故任务要求是输出频率为50Hz的三相正弦波即可。二、方案设计2.1概

4、论设计17首先先完成单相正弦波的代码，实现单相正弦波波形的输出，然后绘制电路图，此时的电路图是不能调频调相的。然后进行分频操作，将两个add1地址叠加，然后输出的三个ROM里读出数据即为存入的正弦波序列。2.2各子系统模块此次的三相波设计共涉及到四个子系统模块，分别是单相波的设计、正弦波形的设计、三相波的叠加、分频设计、引脚标注等。2.3使用器件说明三相正弦波发生器元器件清单序号元器件名称及型号备注1DAC0832需要3个2运放OP07lm324也可以，需要3个3LMC7660产生负电源4空心电源插座

5、（5mm直径）作品电源接口5有源晶振（6MHz）可以直接使用FPGA自带6相关元器件芯片插座安插相关芯片7印制板、烙铁、导线、焊锡等电子工艺实习应用8EP2C8T144C8开发板下载应用9多路直流稳压电源正负开关线性可调稳压模块正负+-12V5V3.3V采用多路输出的电源开关表2.117三、详细设计3.1设计原理系统由单片机控制模块、FPGA波形产生模块、数模转换模块、滤波输出模块、触摸屏输入和液晶显示模块组成，单片机控制FPGA产生输入频率和相位差的三相正弦波，经过D／A转换后滤波输出，三相波形的幅

6、度也由单片机通过改变D／A的参考电压控制基于FPGA的三相正弦波发生器，是由地址发生器完成信号的输入，存入ROM中，经过数模转化软件即可得到合适的模型曲线。总体框图：图3.13.2正弦波设计正弦波的数据需要转换为*．mif文件后存放到ROM中，mif文件有固定格式规定了每个字的位宽WIDTH、总字数DEPTH、地址进制基数ADDR-ESS_RADIX和数据进制基数DATA_RADIX。在Matlab环境中编程计算出正弦波数据，然后生成mif文件。　17　EP2C8T144C8拥有较充裕的存储空间。因此

7、，设计中为了提高精度在ROM中存放256个正弦数据，频率控制字、相位控制字由单片机控制产生，经过相位累加器组成地址发生器，产生的地址连到ROM的地址线上进行查表得到波形数据。详见附录代码-Verilog-S401和S402.单项正弦波的实现图3.23.3三相波叠加为实现上述要求的三相正弦波，可采用问题分解的方法、逐个分析问题。三相波的叠加17图3.3对于图中的ROM可以利用Quartus2的LPM功能，定制一个8bit数据宽度，128字节深度的ROM：先完成单相正弦波的代码，实现单相正弦波波形的输出，

8、然后绘制电路图，此时的电路图是不能调频调相的。然后进行分频操作，将两个add1地址叠加，然后输出的三个ROM里读出数据即为存入的正弦波序列。3.4分频设计为了对波形频率精确控制，不同频率段需要不同的输入频率。项目设计中采用选择的引脚为P17口为5017MHz外部有源晶振。根据题目的要求，输出的三相正弦波要求为50Hz，因此要在输入端与正弦波发生器之间添加一个分频器，使得其频率降低。其分频代码见附录-Verilog-S404.3.5引脚锁定1、输入引脚图3