基于FPGA的三相正弦波形发生器[1]

《基于FPGA的三相正弦波形发生器[1]》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第2期(总第51期)黎明职业大学学报No.22006年6月JournalofLimingVocationalUniversityJun.2006文章编号:1008—8075(2006)02—0035—05·科技研究·基于FPGA的三相正弦波形发生器1,21陈玉琼,杨冠鲁(12华侨大学信息科学与工程学院,黎明职业大学　福建　泉州　362000)摘要:对传统的波形发生器进行改进,将数据分时复用优化原则应用在DDS技术上,实现对三相正弦波形的设计及其数据优化。DDS技术应用领域广泛,不仅应用于传统上需要使用信号源的领

2、域,而且可以开拓许多新的应用领域,如在电力电子技术领域。主要给出了基于FPGA的三相正弦信号波形的设计,并经软件仿真和硬件测试验证,达到了设计要求。关键词:FPGA;直接数字频率合成(DDS);三相正弦波;数据优化中图分类号:TN784　　　　　　　文献标识码:AGA有限的资源来说是却是一种极大的浪费。文〔3〕1　引言献介绍了分时复用的基本原理。对于三相正弦波发生器的实现,本文采用分时复用的方法以DDS(DirectDigitalSynthesizer直接数字合减少三相正弦表所占用的逻辑门。通过分时复成)技术近

3、年来得到了飞速发展,其应用新领域用,使得所需的正弦表减少到原来的1/3,即产不断开拓,如在电力电子技术应用领域中的变频生三相正弦波只需一个正弦表,这将极大的节省感应加热电源、不间断电源等产品上,DDS技所用FPGA的门数,提高其资源的利用率。术已日益成为不可或缺的重要技术组成部分。该本文将数据分时复用优化原则应用在DDS技术从相位概念出发,以Nyquis时域采样定理技术上,设计了一个任意频率(0Hz～20MHz)为基础,在时域中进行频率合成,其转换速度的三相正弦信号发生器。通过MAX+PLUXⅡ快,频率分辨率高

4、,并在频率转换时可保持相位仿真验证,并下载到ACEXEP1K30器件中,完连续,因而易于实现多种调制功能,是一种全数成器件编程,经测试表明,实现三相正弦波形的字化技术,其幅度、相位、频率均可实现程控,输出,达到了设计要求。〔1,2,4〕并可通过更换数据灵活实现任意波形。针对在相位上互差120°的三相正弦波发生器的实现,2　设计原理在原理上它和单相正弦波形发生器的实现方法是一样的,可以采用DDS技术来实现,其三相正211DDS技术弦表可以由三个独立的相位互差120°的正弦表图1为DDS基本原理框图。组成,这在设计

5、思路上是简单,但实际中对FP2收稿日期:2006-03-02作者简介:陈玉琼(1976—　),女(汉),福建惠安人,黎明职业大学教师,华侨大学在读硕士研究生,主要从事变频感应加热电源、可编程逻辑器件方面的研究。3基金项目:福建省自然科学基金资助项目(E0510021)36黎明职业大学学报2006年6月DDS技术建立在奈奎斯采样定理的基础上,fc,DDS的输出频率范围是0～2/5fc。它首先对需要产生的波形进行采样,将采样值数由于DDS的模块化结构,其输出波形由波字化后存入存储器作为查找表,然后再通过查表形查找表

6、中的数据来决定,因此,只需改变查找将数据读出,经过D/A转换器转换成模拟量,表中的数据,即可以方便地利用DDS产生出正把存入的数据重新合成出来。弦波之外的其他波形,如余弦波、方波、三角DDS系统核心是N位相位累加器。频率控波。锯齿波甚至调频、调相波以及带限的噪声信制字(PSW-FrequencySettingWord)实际就是号。相位增量值,用来做相位累加器的累加值。相位212　三相分时复用原理累加器在每一个参考时钟脉冲输入时,把频率字分时复用的原理是各路信号只占用同一信道累加一次,其输出相应地增加一个步长的相

7、位增的不同时间间隙进行信号传输。具体到本电路就量,由于相位累加器的输出连接在波形存储器的是利用对正弦表寻址的高速度,使一个正弦表在地址线上,因此其输出的改变就相当于进行查不同时间段查寻不同相的正弦波的幅值,以达到表。系统中的参考时钟通常是一个高稳定性的晶减少正弦表所占用的FPGA资源的目的。体振动器,用来作为系统时钟同步整个系统的各电路的具体实现:三路在相位上互差120°组成部分。在系统时钟脉冲的作用下,相位累加的地址数据并行输入通过一个三选一的选择器来器不停地累加,也即不停地查表,不停地把波形进行选择,选择器

8、的控制端接三进制的计数器。重新合成出来。滤波器则进一步平滑D/A转换如,计数器为0时,输出的是A相的地址。计器输出的近似所需波形的锯齿阶梯波,同时滤出数器为1时,输出的是B相的地址,计数器为2不必要的杂波。同时由于相位累加器字长的限时,输出的是C相的地址。因此只要使输入的制,相位累加器累加到一定数值后,其输出将会三相地址周期性变化,就实现了并行输入的三相溢出,产生的波形存储器的地址数值