ieee802.16e编码器的设计--ic课设报告

《ieee802.16e编码器的设计--ic课设报告》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、IC课程设计报告(IEEE802.16e编码器的设计)摘要：本文使用Verilog硬件描述语言完成IEEE802.16e编码器的实现，并使用Modelsim完成功能仿真，以及采用综合工具完成电路的综合。为了简化设计，本文只完成码长为576，码率为1/2的编码器的硬件实现。关键词：IEEE802.16e,LDPC,RU算法,编码器1.题目要求及理解本题目要求使用Verilog硬件描述语言完成IEEE802.16e编码器的实现，并使用Modelsim完成功能仿真，以及采用综合工具完成电路的综合。为了简化设计，本题只要求完成码长为576，码率为1/2的编码器的硬件实现。在课程设计过程

2、中，verilog代码的编写可以在UltraEdit等文本编辑软件中进行，代码的编译及波形的仿真可以借助ModelSim等EDA工具，最后的综合可以使用QuartusII、LeonardoSpectrum或者Linux操作系统下的DC（DesignCompiler）。IEEE802.16e标准是面向宽带无线接入网的MAC层和物理层的技术标准，而WiMAX论坛推动着IEEE802．16技术的发展。在IEEE802.16的6个标准中，IEEE802．16e标准规定了可同时支持固定和移动宽带无线接入的系统，其工作在6GHz以下适宜于移动性的许可频段，可支持用户终端以车辆速度移动，同时

3、802.16d规定的同定无线接入用户能力并不因此受到影响。低密度奇偶校验码(LDPC)是由Gallager在1962年发明，在近十年人们认识到LDPC码所具有的优越性能和巨大的实用价值。研究表明非规则LDPC长码的性能可以优于Turbo码，并且其性能十分接近shannon限。LDPC码在码长较长时没有误码平台，可以提供性能极高的误码特性。近年的研究表明，LDPC码是一类性能优异的好码，它比Turbo码在技术上更具优势，更能适应未来通信系统高速数据传输和高性能的要求。为了满足数据传输的低误码率要求，IEEE802.16e标准将LDPC码作为一种信道编码方案。作为前向纠错系统的重要

4、部分，设计高速率低复杂度的LDPC码编译码器成为提高系统性能的关键。尽管LDPC码相对Turbo码有较好的性能和较低的译码复杂度，但编码却较复杂。Turbo码能在线性时间内编码，而LDPC码编码器的时间复杂度与码长成二次方。Richardson等提出了一种新的编码方法—RU算法，使用准下三角校验矩阵构造LDPC码，可以较大程度地降低编码运算量，实现线性时间内编码。IEEE802.16e标准中规定的LDPC编码规则如下:H矩阵是由块矩阵来组成的。每个块矩阵都用一个数字来表示,而当这个数字大于等于零时,这个数字就表示了将单位矩阵循环右移的位数;而当这个数字小于零时（为-1时）这个数

5、字就表示了零矩阵。由此,可以将模型矩阵扩展成一个非常巨大的稀疏矩阵。观察协议中规定的H矩阵,可以发现H矩阵可由如下几个子矩阵构成(A,B,T,C,D,E)，如下图1所示。图1具有近似下三角阵形式的校验矩阵H矩阵其中A是一个(m-g)×k的矩阵，B是一个(m-g)×g的矩阵，T是一个(m-g)×(m-g)的方阵，C是一个g×k的矩阵，D是一个g×g的方阵，E是一个g×(m-g)的矩阵。所有的矩阵都是稀疏的，并且T是一个下三角矩阵。m代表模型H矩阵的行数,n代表模型H矩阵的列数,g代表扩展因子。根据RU算法,如果一个完整的码字为(s,p1,p2),其中s为信息位,p1和p2为校验位

6、,则表1计算p1时算法复杂度分析表2计算p2时算法复杂度分析根据表1可以看到在计算最后一步的算法复杂度为O(g2),并不是线性编码。如果一味地照搬RU算法,在码长n很大时,实现的硬件复杂度将会非常惊人。使用Matlab仿真计算后可以发现,表达式(3)中的F矩阵在WIMAX标准中规定的不同码率,不同扩展因子的情况下都是单位矩阵。这无疑大大降低了计算p1的算法复杂度。据此,可以对RU算法进行简化,得出适用于WIMAX标准中的LDPC线性编码算法：由以上两式可知，编码步骤可以分为以下六个步骤：根据以上步骤计算P1和P2，为了达到最快的速度和最大的吞吐量，可以采用并行执行和硬件流水的方

7、法，采用两级流水，以平衡各级的执行时间。该编码器结构适合于各种码率和码长，这里只针对码率为r=1/2，码长为576的LDPC码。1.系统设计针对题目的要求，编码器总体框图如图2所示，从图中可以看到编码器主要由矩阵向量乘法器(MVM)、前向迭代运算器(FS)、矩阵加法器(VA)和向量合成器(CWG)等单元组成。图2编码器总体框图本设计把编码过程划分为两级流水的主要依据是平衡各级的执行时间，使得两级的空闲时间尽量小。编码器主要是针对码长n=576、码率r=1/2的LDPC码设计的，但也适用于其他