基于verilog的下三角矩阵求逆设计与实现

《基于verilog的下三角矩阵求逆设计与实现》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、基于Verilog的下三角矩阵求逆设计与实现杨丰瑞1，熊军洲2(1.重庆重邮信科(集团)股份有限公司　重庆　400065)(2.重庆邮电大学通信与信息工程学院重庆400065)摘要：矩阵运算广泛应用于各类电路计算中，矩阵运算的硬件实现能够充分发挥硬件的速度和并行性，其中矩阵求逆是矩阵运算中重要的运算。根据矩阵求逆算法的基本思想，本文提出了一种最大阶数可达16×16的矩阵求逆方案，通过硬件描述语言Verilog建模，用DesignCompile进行综合及进行modelsim仿真，仿真结果表明这种设

2、计结构能够正确的计算出下三角矩阵的逆矩阵。关键词：矩阵求逆，Verilog,实现【中图分类号】TN492【文献标识码】ADesignandImplementationofInverseDownTriangleMatrixCalculationBasedonVerilogYangFengrui1，XiongJunzhou2(1.ChongqingChongyouInformationTechnolog(Group)CO.,LTD.Chongqing)(2.ChongqingUniversityOf

3、PostandTelecommunicationsSchoolOfCommunicationandInformationEngineering,Chongqing)Abstract:Matrixoperationiswidelyusedindifferentkindsofcircuitcalculation.Hardwareimplementationofmatrixoperationcanfullyrealizethespeedandparallelofthehardware.Matrixin

4、versionisakindofveryimportantmatrixoperation.Accordingtothealgorithmofinversematrixcalculation,thisarticlegivesadesignoninversematrixwhichcanreachabiggestrandof16×16.ThesystemisdescribedinVerilog,whichiscompiledbyDesignCompileandverifiedinmodelsim.Th

5、eresultshowsthatthisdesignstructurecanbeusedforinversematrixcalculation.Keywords:inversematrix;Verilog;implementation1引言矩阵运算是数字信号处理领域的基本操作，广泛应用于各类电路计算当中。而矩阵求逆的难点在于矩阵求逆。目前传统的矩阵求逆算法多用处理器串行计算来实现，严重制约着计算速度的提高。为此，作者在研究并行处理结构和并行算法[1～2]的基础上，试图寻求一种适合硬件实现的求逆算

6、法及其硬件结构。此外，在专用集成电路设计方面我国起步较晚，在矩阵求逆的硬件实现方面的研究还不多。随着集成电路制造工艺的提高，采用大量超大规模集成单元和微处理器构成多处理器并行系统已经成为提高计算速度的有效手段。因而，矩阵求逆算法的研究实现有着十分重要的意义。由于可逆矩阵都可以通过LU分解分成一个上三角矩阵和一个下三角矩阵[3]，而要求的原矩阵的逆可以通过这两个三角矩阵的逆相乘得到[4]，所以本文主要探讨的是下三角矩阵求逆的硬件实现。2算法介绍假设以下矩阵A为原矩阵，是A的逆矩阵，n是A的维数。则

7、：由矩阵的乘法可知：（j<=i）而：（）；()根椐以上可知，可首先得到一些初始值：（i=1,2,…,n）然后可得出计算其他值的递推公式：=（i=1,2,…,n;j=1,2….,i-1）3硬件实现3.1总体设计结构本文所设计的矩阵求逆算法模块（matrix_top）共分为：接口模块（regif）,控制模块(ctrl),地址产生模块(addrgen),运算处理模块（proc）,和存储器模块（mem）。其中存储器模块包括输入存储器模块（inbuf）和输出存储器模块（outbuf）。总体结构图如图1所

8、示：图1总体结构图3.2模块介绍3.2.1接口模块（regif）与外部的ZSP总线相连实现接口功能，数据通过接口模块写入到输入存储器或是控制寄存器中，当zio_sel为高电平时，写入数据到输入寄存器中，当zio_sel为低电平时，写入数据到控制寄存器中，控制寄存器指示矩阵的维数和启动信号;当运算完成，数据都存放到输出寄存器后，此接口模块产生一个中断，通知ZSP从输出存储器（outbuf）中读出数据。3.2.2控制模块(ctrl)为一个状态数为5的有限状态机，产生整个运算状态信息，控制运算的进行。