利用拨码开关控制点阵进行十进制数字显示

利用拨码开关控制点阵进行十进制数字显示

ID:7287295

大小:2.06 MB

页数:15页

时间:2018-02-10

利用拨码开关控制点阵进行十进制数字显示_第1页
利用拨码开关控制点阵进行十进制数字显示_第2页
利用拨码开关控制点阵进行十进制数字显示_第3页
利用拨码开关控制点阵进行十进制数字显示_第4页
利用拨码开关控制点阵进行十进制数字显示_第5页
资源描述:

《利用拨码开关控制点阵进行十进制数字显示》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、中北大学课程设计说明书   学生姓名:范林江学号:0706024148 学院:电子与计算机科学技术学院 专业:微电子学 题目:利用拨码开关控制点阵进行十进制数字显示   指导教师:王红亮职称:讲师    2010年6月25日-14-目录1.课程设计目的………………………………………………………………22.课程设计内容及要求…………………………………………………22.1设计内容…………………………………………………………………22.2设计要求…………………………………………………………………23.设计方案及实现情况…

2、……………………………………………………23.1设计思路…………………………………………………………………23.2工作原理及框图……………………………………………………………23.3各模块功能描述………………………………………………………………33.4仿真结果………………………………………………………………………123.5试验箱验证情况…………………………………………………………134课程设计总结………………………………………………………………135.参考文献……………………………………………………………………14

3、-14-1、课程设计目的(1)学习操作数字电路设计实验开发系统,掌握点阵显示的工作原理及应用。(2)掌握组合逻辑电路、时序逻辑电路的设计方法。(3)学习掌握可编程器件设计的全过程。2、课程设计内容和要求2.1、设计内容用VHDL语言编写程序,使拨码开关控制点阵显示十进制数字。2.2、设计要求1.学习掌握列扫描控制模块、点阵显示模块的工作原理及应用;2.熟练掌握VHDL编程语言,编写点阵显示模块;3.仿真所编写的程序,模拟验证所编写的模块功能;4.下载程序到芯片中,硬件验证所设置的功能,能够实现十进制数字的显示;3、

4、 设计方案及实现情况3.1、设计思路采用模块化的设计思想,将整体分为几个模块,有不同的程序实现不同的模块功能,并且各个模块之间保持相对独立,有利于针对不同的功能模块进行调试,以便增加整个系统的成功率。基于这种设计思想,对本次课程设计题目分为列扫描控制模块示和点阵显示模块。将拨码开关的状态通过FPGA的控制,再用FPGA控制LED点阵上显示数字。3.2、工作原理及框图(1)工作原理将拨码开关状态设置为四位二进制数,与十进制数相应,控制要显示的数字,选择出显示该数字程序,时钟信号使列扫描从第0列到第十五列重复扫描,在显

5、示模块中写入一的对应的LED变亮,写入0的不亮,这样就可以显示相相应的数字。因为用四开关控制数字的大小,有可能会大于9,因此对于大于9数LED灯都不亮。(2)设计框图第0列开始扫描如果扫描到重第十五列开关输入数字开始图1设计框图-14-(3)系统连接图图2系统连接图3.3各模块功能描述(1)列扫描控制模块用时钟信号产生一个四位二进制数,将其与列选通信号相连,由于列选通信号为一4-16译码器的输出,4位二进制数计器从0到15循环重复计数,因此从点阵第0列到第15列进行重复的逐列扫描。图3列扫描控制模块图library

6、ieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitycntaisport(clk:instd_logic;q:outstd_logic_vector(3downto0));endcnta;architecturecnt_arcofcntaisbeginprocess(clk)variabletmp:std_logic_vector(3downto0);beginifclk'eventandclk='1'theniftmp="111

7、1"then-14-tmp:="0000";elsetmp:=tmp+1;endif;endif;q<=tmp;endprocess;endcnt_arc;(2)点阵显示模块在程序中写出十进制数的字型码,根据输入的数字选择出相应的字型马显示,再进行逐列扫描,根据各点设置的0和1显示出相应的数字,由于是十进制对于大于九的数字不显示。图4点阵显示模块图libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitycoraispor

8、t(ch:instd_logic_vector(3downto0);sel:instd_logic_vector(3downto0);q:outstd_logic_vector(15downto0));endcora;architecturecorn_arcofcoraisbeginprocess(ch,sel)begincasechiswhen"0000"

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。