6.3.2 二十四进制计数器测试分析

《6.3.2 二十四进制计数器测试分析》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、6.3.2二十四进制计数器测试分析实验目的：用PROPUES操作熟练掌握用4位二进制计数器74LS161完成二十四进制计数器。工作原理：用4位二进制计数器74LS161完成二十四进制计数器需要两片芯片级联完成。级联的方法有两种：一种是将24分解为4×6，然后用一个模4和一个模6计数器级联，可实现4×6的计数器；另一种将74LS161接成十进制计数器，两片级联先完成10×10=100进制计数器，然后再利用清零法或置数法实现二十四进制。下面利用第二种方法进行设计和仿真。4位二进制同步加法器74LS161N的功能表如表1所示表14位二进制同步加法器74LS161N的功能

2、表清零预置使能时钟预置数据输入输出工作模式RDLDEPETCPABCDQAQBQCQD0××××××××0000异步清零10××↑ABCDABCD同步置数110××××××保持数据保持11×0×××××保持数据保持1111↑××××计数加法计数由表1可知，74LS161具有以下功能：（1）异步清零。当RD=0时，不管其他输入端的状态如何变化，不管有无时钟脉冲CP（ClockPules），计数器输出将被直接置0（QAQBQCQD=0000），称为异步清零。（2）同步并行预置数。当RD=1，LD=0时，在输入时钟脉冲CP上升沿作用下，并行输入端的数据d3d2d1d0被

3、置入计数器的输出端，即QAQBQCQD。由于这个操作要与CP上升沿同步，所以称为同步预置数。（3）计数。当RD=LD=EP=ET=1时，在CP端输入技术脉冲，计数器进行二进制加法计数。（4）保持。当RD=LD=1，且EP·ET=0，即在连个使能端中有0时，计数器保持原来的状态不变。这时，若EP=0、ET=1，则进位输出信号RCO保持不变；若ET=0则不管EP状态如何，进位输出信号RCO为低电平0。实验电路：结果观察：设置矩形波发生器V1为200HZ，幅值5V。运行后，考察两个七段显示器是否按照0~23计数。由于是用清零法构成二十四进制计数器，两个74LS161芯片

4、需用时钟脉冲同步，计数控制端均接高电平。当十位片的输出为QAQBQCQD=0010，并且个位片的输出为QAQBQCQD=0100时，与非门的输出为0，使两片74HC161立即清零,重新从0计数。