可预置定时电路设计

可预置定时电路设计

ID:69492716

大小:299.00 KB

页数:10页

时间:2021-11-05

可预置定时电路设计_第1页
可预置定时电路设计_第2页
可预置定时电路设计_第3页
可预置定时电路设计_第4页
可预置定时电路设计_第5页
可预置定时电路设计_第6页
可预置定时电路设计_第7页
可预置定时电路设计_第8页
可预置定时电路设计_第9页
可预置定时电路设计_第10页
资源描述:

《可预置定时电路设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、..本科学生综合性实验报告工程组长吴洋涛学号0123694成员专业电子信息工程班级121班实验工程名称可预置定时电路指导教师及职称涂丽琴讲师开课学期2021至2021学年第一学期上课时间2021年12月11日..word.zl...学生实验报告(五)学生XX吴洋涛学号吴洋涛同组人:实验工程可预置定时电路■必修□选修□演示性实验□验证性实验□操作性实验■综合性实验实验地点枫林园实验仪器台号指导教师涂丽琴实验日期及节次2021.12.11一、实验综述1.实验目的:〔1〕熟悉集成同步十进制加/减计数器的工作原理。〔2〕掌握555定时器的工作原理。

2、〔3〕熟悉集成电路的使用方法,熟悉集成电路的引脚安排。〔4〕掌握各集成芯片的逻辑功能及使用方法。2.设计任务与要求:〔1〕设计一个可灵活预置时间的计时电路,要求具有时间显示的功能,能准确地预置和清零;〔2〕设置外部操作开关,控制计时器的直接清零、启动和暂停/连续计时;〔3〕要求计时电路递减计时,每隔1秒,计时器减1;〔4〕当计时器递减计时到零〔即定时时间到〕时,显示器上显示00,同时发出光电报警信号;〔5〕选作:设计一个多功能的定时显示报警系统:1、某电台每天5时开机准备播音,要求早晨无人时自动启动机组播音;2、某工厂无人值班的自动生产线,

3、分两班生产,第一班要求早7点30分自动线开场加工,中午11点30停工,12时30分开工,16时30分停工,第一班完毕。第二班自动线17时30分开工,21时30分停工,22时开工,第二天早上1时停工,第二班完毕。3.实验所用仪器及元器件..word.zl...集成电路【74LS193】2片,【4511】2片,【555】1片,【74S20】1片,【74S04】2片,【74S113】1片,【74LS161】2片,电阻假设干,电容假设干,共阴极7段段LED显示器2只,开关假设干。二、实验原理1、设计原理图,如图1所示其工作原理为:555定时器产生方

4、波作为时钟信号,脉冲发生器的时钟周期由C2和R2决定。将脉冲发生器的脉冲周期设为1HZ,即T=tpL+tpH=1s,那么可以产生脉冲周期为1s的方波脉冲。清零开关为SW3,在置数前,先给一个清零信号,是74LS161计数器从零开场计数。预置时间,分接通SW1和SW2,实现高位和低位的置数。定时器的定时范围是0~99秒,74LS161为4位2进制计数器,实现预置时间的功能,R3,R4,R5,R6为下拉电阻,当74LS161的四个输出端从0000~1010时,反响到置数端,从零开场计数。74LS93为4位2进制双触发计数器,其中U10的四个非门

5、实现缓冲。在本实验中实现减计数的功能,使数码管显示从预置时间到00减计数,当计数到00的时候蜂鸣器LED发光,告知定时时间已到。译码电路预置时间振荡源计时电路报警电路数码管显示电路2、单元电路设计〔1〕秒脉冲发生器秒脉冲发生器采用多谢振荡器直接震荡出1秒的脉冲。多谢振荡器采用555定时器组成,实现频率为1Hz的振荡信号。..word.zl...555振荡器电路图如右图所示。用555电路可以组成施密特触发器,利用施密特触发器的回差特性,在电路的两个输入端和地之间接入充放电电容C,并在输入输出端接入反响电阻,就组成了一个反响式多谐振荡器。根本原

6、理是当接通电源时,由于电容两端的电压不能突变,定时器的2端为低电平,输出端3端为高电平〔内部构造决定〕,电源经过R1、R2给电容充电,当电容电压充到电源电压的2/3时,555内部NMOS管导通,输出为低电平。电容通过R2和NMOS管放电,当电容两端电压下降到低于1/3电源电压时,NMOS管截止,电容放电停顿,电源通过R1、R2再次向电容充电,如此反复形成振荡。其振荡周期为改变R、C的值可以改变充放电的时间,也就改变电路的振荡频率。〔2〕异步模2-5-10计数器74LS9074LS90包括模2和模5两个独立的下降沿触发器计数器,有清零和置9功

7、能。模2计数器的时钟输入端为A〔CPA〕;模5计数器的时钟输入端为B(CPB),输出端由高到低依次为QDQCQB;清零端R01、R02同时为高电平,且置9端R91、R92有一个低电平执行清零功能,此时输出端QDQCQBQA=0000;置9端R91、R92同时为高电平时输出置9,此时QDQCQBQA=1001。74LS90可接成模2、模5、模10计数器。QA端与CPB时钟端相接,输出为8421BCD码,上下位顺序为QDQCQBQA;QD端与CPA时钟端相连接,输出为5421BCD码,高地位顺序为QAQDQCQB。74LS90功能如表1-21所

8、示。..word.zl...图1-2174LS90外引线排列如图17-3所示74LS90逻辑图如以下图:逻辑图以及连接图1、实验内容与完成情况:实验步骤:(1)按照设计的原理图,

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。