可预置定时电路设计毕设论文.doc

可预置定时电路设计毕设论文.doc

ID:14387501

大小:1.26 MB

页数:23页

时间:2018-07-28

可预置定时电路设计毕设论文.doc_第1页
可预置定时电路设计毕设论文.doc_第2页
可预置定时电路设计毕设论文.doc_第3页
可预置定时电路设计毕设论文.doc_第4页
可预置定时电路设计毕设论文.doc_第5页
资源描述:

《可预置定时电路设计毕设论文.doc》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、电子课程设计——可预置定时电路学院:电子信息工程学院专业班级:自动化101502姓名:杨继成学号:201015040222指导教师:闫晓梅2012年12月目录一:设计任务与要求‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥3二:总体框图‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥3三:选择器件‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥3四:功能模块‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥•12五:总体设计电路图‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥•17可预置定时电路一:设计任务与要求1:设计一个可灵活预置

2、时间的设计电路,要求具有时间显示功能,能准确预置和清零,计时范围为0—99秒,两位数字显示,计时间隔1秒。2:设置外部操作开关,控制计时器的直接清零、启动和暂停

3、连续计时。3:要求计时电路递减计时,间隔一秒,计时器减一。4:当计时器递减时间到零(即定时时间到)时,显示器上显示00,同时发出光电报警信号。二:总体框图定时器由启动电路、秒脉冲发生器、预置输入电路、计数器、译码显示电路、报警电路和控制电路共7部分组成。其中计数器和控制电路是系统的主要部分。计数器完成计时功能,而控制电路完成计数器的直接清零、启动计数、暂停/连续

4、计数、译码显示电路的显示与灭灯,定时时间到报警等功能。通过设置开关或按键电路可以对定时时间进行预置,这部分需要编码器。通过编码后,送到计数器预置端作为计数的时间。根据题目要求这部分应采用减计数。在计数同时,还需要对所计时间进行显示,所以需要译码显示电路,显示器用LED。对于本模块的器件选用,计数器选用74LS192进行设计较为简便,74LS192是十进制可编程同步加

5、减计数器,它采用8421码二—十进制编码,并具有直接清零、置数、加

6、减计数功能。报警电路在实验中也可以用发光二极管来代替。图1总体框图三:选择器件:23型号

7、名称数目74LS00十进制加法计数器374LS192十进制可逆计数器2555定时器国产双极型定时器1LED数码显示器274LS00二输入与非门274LS04非门(反相器)174LS10三输入与非门174LS190同步可预置十进制加减计数器3表1所选择的器件列表1.同步十进制可逆74LS19274LS192是同步十进制可逆计数器,它具有双时钟输入,并具有清除和置数等功能,其引脚排列及逻辑符号如下所示:图274LS192的引脚排列及逻辑符号图中:为置数端,为加计数端,为减计数端,为非同步进位输出端,为非同步借位输出端,P0、

8、P1、P2、P3为计数器输入端,为清除端,Q0、Q1、Q2、Q3为数据输出端。其功能表如下:23表2:74LS192功能表2:555定时器结构如图:图3555定时器结构图功能表如下图所示:表3555定时器功能表3:74LS04:仔细观察一下图中给出的三极管开关电路即可发现,当输入为高电平时输出等于低电平,而输入为低电平时输出等于高电平。因此输出与输入的电平之间是反向关系,它实际上就是一个非门。(亦称反向器)。23当输入信号为高电平时,应保证三极管工作在深度饱和状态,以使输出电平接近于零。为此,电路参数的配合必须合适,保证

9、提供给三极的基极电流大于深度饱和的基极电流。设计电路所用的芯片是74LS04,如下图所示:六位反相器74ls04引脚图:图4:六位反相器74LS04引脚图功能表:表474LS04功能表图574LS04逻辑符号和逻辑函数式4:74LS00四二输入与非门:74LS00是四2输入与非门,其逻辑功能表如下:与非门逻辑功能表:23表5与非门逻辑功能表74LS00内部结构原理如下图:图674LS00内部结构与非门逻辑符号如下:图774LS00逻辑符号74LS00管脚图如下:23图874LS00管脚图5:基本RS触发器:电路结构:把两

10、个与非门G1、G2的输入、输出端交叉连接,即可构成基本RS触发器,其逻辑电路如图12(a)所示。它有两个输入端R、S和两个输出端Q、Q。工作原理基本RS触发器的逻辑方程为:根据上述两个式子得到它的四种输入与输出的关系:1).当R=1、S=0时,则Q=0,Q=1,触发器置1。2).当R=0、S=1时,则Q=1,Q=0,触发器置0。23如上所述,当触发器的两个输入端加入不同逻辑电平时,它的两个输出端Q和Q有两种互补的稳定状态。一般规定触发器Q端的状态作为触发器的状态。通常称触发器处于某种状态,实际是指它的Q端的状态。Q=1、

11、Q=0时,称触发器处于1态,反之触发器处于0态。S=0,R=1使触发器置1,或称置位。因置位的决定条件是S=0,故称S端为置1端。R=0,S=1时,使触发器置0,或称复位。同理,称R端为置0端或复位端。若触发器原来为1态,欲使之变为0态,必须令R端的电平由1变0,S端的电平由0变1。这里所加的输入信号(低电平)称为触

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。