篮球比赛计时器.doc

《篮球比赛计时器.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、太原科技大学　　　　　　　　　　　　　　　　课程设计报告电子技术课程设计——篮球比赛计时器学院：太原科技大学华科学院专业、班级：电气062203H姓名：赵飞学号：200622050336指导教师：黄庆彩2008年1月-16-太原科技大学　　　　　　　　　　　　　　　　课程设计报告目录一、设计任务与要求………………………………………………3二、总体框图……………………………………………………………3三、器件选择……………………………………………………………5四、功能模块……………………………………………………………6五、总体设计电路图………………………

2、……………………………14六、实验结果及分析……………………………………………………15七、心得体会……………………………………………………………16八、参考文献……………………………………………………………16-16-太原科技大学　　　　　　　　　　　　　　　　课程设计报告篮球比赛计时器的设计一、课程设计任务与要求1、任务：设计一个12分00秒篮球比赛倒计数定时器2、要求：1.篮球比赛全场时间为48分钟，共分为4节，每节12分钟，要求开机自动置节计数器为第“1”节，节计数器为“12分00秒”。2.用数字显示篮球比赛当时节数及每节时间的倒计时，计数器

3、由分秒计数器完成，秒计数器为模60，分计数器应能计满12分钟。3.能随时用钮子开关控制比赛的启动/停止，启动后开始比赛，停止期间不计时，重新启动后继续计时。4．每节比赛时间结束时，能以音响自动提示并暂停计时，同时节数自动加1。5．秒信号不必考虑时间精度，可利用实验仪上所提供的连续脉冲（方波）。二、总体框图本设计主要由四大模块电路构成：计数器、显示器、音响电路、控制电路。计数器功能是用两个可预置数减法计数器组成，实现从60秒递减到0秒，该计数器可以由两块MSI计数器构成，一块十进制，一块六进制，组合起来就构成六十进制计数器，这里用的是两片74LS192

4、；分计数也是用两片74LS192构成的十二进制减法计数器，实现从12分递减到00分；节计数是用74LS192构成的加法计数器，实现从第一节到第四节的计数。仿真和硬件操作中都可以直接接七段数码显示译码器。仿真和硬件操作中没有音响,所以用发光二极管代替。-16-太原科技大学　　　　　　　　　　　　　　　　课程设计报告控制电路实现的功能有启动，暂停/连续，译码显示电路的显示，灭灯。控制器随着计数器计数的状态发生改变，计时期间，用电器开关断开，当计时完毕时，用电器开关闭合。图1为计时器的总体参考方案框图，图1篮球比赛计时器的原理框图计数器：对时钟信号进行记数

5、并减位,秒和秒之间10进制,秒和分之间60进制;即一个六十进制减法器、一个十二进制减法器、一个四进制加法的计数器。显示器：采用5片LED显示器把各位的数值显示出来，是计数器最终的输出，有节数、分和秒；控制器：控制电路是对计数器的工作状态（记时开始/暂停/继续/复位等）进行控制的单元，可由触发器和开关组成。本实验中，我主要设计的是分、秒和节的计数，即课程设计要求中的1、2两点，实现计数器和显示器；并设计开机和节结束置数的控制器来实现计数器的置数和减计数。-16-太原科技大学　　　　　　　　　　　　　　　　课程设计报告三、选择器件1、计数器件74LS19

6、2是双时钟方式的十进制可逆计数器。下面介绍74LS192的引脚图和74LS192的功能表。 ◆ CPU为加计数时钟输入端，CPD为减计数时钟输入端。 ◆LD为预置输入控制端，异步预置。 ◆CR为复位输入端，高电平有效，异步清除。 ◆CO为进位输出：1001状态后负脉冲输出， ◆BO为借位输出：0000状态后负脉冲输出。图274LS192引脚图可以根据74LS192的引脚图来实现硬件连接，图2中P0、P1、P2、P3分别为D0、D1、D2、D3，可以通过LD=0，给这四个引脚接高电平或低电平来实现置数，Q0、Q1、Q2、Q3为74LS192的输出端，可

7、以直接接七段数码显示译码器。PL为LD引脚，接0时置数，用做加计数或减计数时，必须接1。MR为CR引脚，当接一时，实现清零。TCU为CO，是进位输出端。TCD为BO，是借位输出端。-16-太原科技大学　　　　　　　　　　　　　　　　课程设计报告CRLDCPUCPDD3D2D1D0Q3Q2Q1Q01×××××××000000××DCBADCBAO1↑1××××加计数011↑××××减计数表174LS192功能表根据表1中74LS192的功能表，当LD=1，CR=0，CPD=1时，如果有时钟脉冲加到CPU端，则计数器在预置数的基础上进行加法计数，当计到9

8、（1001）时，CO端输出进位下降沿跳变脉冲；当LD=1，CR=0，CPU=1时，如果有时钟脉冲加到CPD端