数字电子技术课程设计-数字电子钟设计

数字电子技术课程设计-数字电子钟设计

ID:6789101

大小:645.00 KB

页数:15页

时间:2018-01-25

数字电子技术课程设计-数字电子钟设计_第1页
数字电子技术课程设计-数字电子钟设计_第2页
数字电子技术课程设计-数字电子钟设计_第3页
数字电子技术课程设计-数字电子钟设计_第4页
数字电子技术课程设计-数字电子钟设计_第5页
资源描述:

《数字电子技术课程设计-数字电子钟设计》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、成绩课程设计报告题目数字电子钟设计课程名称数字电子技术院部名称专业电气工程及其自动化班级学生姓名学号课程设计地点C105课程设计学时1周指导教师金陵科技学院教务处制15目录第1章绪论31.1相关背景知识31.2课程设计目的31.3课程设计任务3第2章数字电子钟基本原理42.1总原理框图42.2总体设计仿真电路图4第3章单元电路设计53.1秒脉冲发生器53.2秒、分、时计数显示73.3秒、分、时译码显示93.4校时电路11第4章实验室调试及总结体会124.1实验电路调试124.2心得体会13附录一原件清单13附录二实物图14参考文献1415第1章绪论1.1相关背景知识电子课程设计是电子技术

2、学习中非常重要的一个环节,是将理论知识和实践能力相统一的一个环节,是真正锻炼学生能力的一个环节。电子钟是一种高精度的计时工具,它采用了集成电路和石英技术,因此走时精度高,稳定性能好,使用方便,且不需要经常调校。电子钟根据显示方式不同,分为指针式电子钟和数字式电子钟。指针式电子钟采用机械传动带动指针显示;而数字式电子钟则是采用译码电路驱动数码显示器件,以数字形式显示。这些译码显示器件,利用集成技术可以做的非常小巧,也可以另加一定的驱动电路,推动霓红灯或白炽灯显示系统,制做成大型电子钟表。因此,数字式电子钟用途非常广泛。1.2课程设计目的1、学习基本理论在实践中综合运用的初步经验,掌握数字电

3、路系统设计的基本方法、设计步骤,进一步熟悉和掌握常用数字电路元器件的应用。2、学习和练习在面包板上接线的方法、技术、注意事项。3、学习数字电路实物制作、调试、测试、故障查找和排除的方法、技巧。4、培养细致、认真做实验的习惯。5、培养实践技能,提高分析和解决实际问题的能力。1.3课程设计任务1.准确计时,以数字形式显示时、分、秒的时间。2.小时计时采用24进制的计时方式,分、秒采用60进制的计时方式。3.具有快速校准时、分、秒的功能。15第2章数字电子钟基本原理2.1总原理框图数字电子钟的电路组成方框图如图2.1所示。它包括秒发生器电路、计数电路、译码显示电路、校时电路等四个部分组成。其中

4、秒发生器电路、校时电路、二部分尤为重要。由秒发生器电路产生周期为一秒的方波,然后与校时电路共同控制计数电路,正常计时时,由秒发生器电路触发计数电路计数。再通过译码器驱动数码管显示时间。当数码管显示时间与标准时间有偏差时,打开校时电路,进行调节。图2.1数字电子钟框图2.2总体设计仿真电路图15第3章单元电路设计3.1秒脉冲发生器1.脉冲发生器是数字钟的核心部分,它的精度和稳定度决定了数字钟的质量。我打算通过555定时器产生秒脉冲。秒信号发生电路由集成电路555定时器与RC组成的多谐振荡器构成。需要的芯片有集成电路555定时器,结构如图3.1.1。通过调节RC得到周期为一秒的脉冲,结构图如

5、图3.1.2。15图3.1.1555定时器555定时器的功能表:清零端高触发端TH低触发端Q放电管T功能0××0导通直接清零101x保持上一状态保持上一状态110x保持上一状态保持上一状态1010110导通截止置1清零15图3.1.2秒脉冲发生器3.2秒、分、时计数显示秒、分、时分别为60、60、24、进制计数器、秒、分均为60进制,即显示00~59,它们的个位为十进制,十位为六进制。时为二十四进制计数器,显示为00~23,个位仍为十进制,而十位为三进制,但当十进位计到2,而个位计到4时清零,就为二十四进制了。我们这里采用15CD4518,该IC是一种同步加计数器,在一个封装中含有两个可

6、互换二/十进制计数器,其功能引脚分别为1~7和9~{15}。该计数器是单路系列脉冲输入(1脚或2脚;9脚或10脚),4路BCD码信号输出(3脚~6脚;{11}脚~{14}脚),引脚图3.2.1及真值表如图3.2.2。图3.2.1CD4518引脚图15图3.2.2CD4518真值表计数器仿真电路图如下:3.3秒、分、时译码显示译码是将给定的代码进行翻译。计数器采用的码制不同,译码电路也不同。这里我们用CD4511,它是一个用于驱动共阴极LED(数码管)显示器的BCD码—七段码译码器,特点如下:具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流,引脚图如3.3

7、。15图3.3CD4511引脚图CD4511真值表:表3-2CD4511的真值表15译码显示仿真电路图如下:3.4校时电路“秒”校时采用等待校时法。正常工作时,将开关S1拨向VDD位置,不影响与门G1传送秒计数信号。进行校对时,将S1拨向接地位置,封闭与门G1,暂停秒计时。标准时间一到,立即将S1拨回VDD位置,开放与门G1。“分”和“时”校时采用加速校时法。正常工作时,S2和S3接地,封闭与门G3或G5,不影响或门G2或G4传送秒

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。