数字电子技术基础大作-血型与状态机

《数字电子技术基础大作-血型与状态机》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、哈尔滨工业大学数字电子技术基础大作业HarbinInstituteofTechnology数字电子技术基础大作业课程名称：数字电子技术基础设计题目：血型与状态机院系：班级：设计者：学号：哈尔滨工业大学哈尔滨工业大学数字电子技术基础大作业血型逻辑电路设计一实验目的1.掌握采用可编程逻辑器件实现数字电路与系统的方法。2.掌握采用Xilinx_ISE软件开发可编程逻辑器件的过程。3.学会设计血型能否输血的数字电路。4.掌握VerilogHDL描述数字逻辑电路与系统的方法。二设计要求1.采用BASYS2开发板开关，LED，数码管等制作验证

2、能否输血的电路。2.采用Xilinx_ISE软件进行编程、仿真与下载设计到BASYS2开发板。三电路图1.电路模块图（简化）应用：2.内部电路组成（简化）哈尔滨工业大学数字电子技术基础大作业哈尔滨工业大学数字电子技术基础大作业哈尔滨工业大学数字电子技术基础大作业四编程1.源程序modulexuexing(M,N,P,Q,E,F,G,OUT,CTL,clk,bi);inputM;inputN;inputP;inputQ;inputclk;outputE;哈尔滨工业大学数字电子技术基础大作业output[3:0]F;output[3:

3、0]G;output[7:0]OUT;output[3:0]CTL;regE;reg[3:0]F;reg[3:0]G;reg[7:0]OUT;reg[7:0]OUT1;reg[7:0]OUT2;reg[7:0]OUT3;reg[7:0]OUT4;reg[3:0]CTL=4'b1110;outputbi;regbi;integerclk_cnt;regclk_400Hz;always@(posedgeclk)//400Hz扫描信号if(clk_cnt==32'd)beginclk_cnt<=1'b0;clk_400Hz<=~clk_

4、400Hz;endelseclk_cnt<=clk_cnt+1'b1;//位控制regclk_1Hz;integerclk_1Hz_cnt;//1Hz发声信号always@(posedgeclk)if(clk_1Hz_cnt==32'd-1)beginclk_1Hz_cnt<=1'b0;clk_1Hz<=~clk_1Hz;endelseclk_1Hz_cnt<=clk_1Hz_cnt+1'b1;always@(posedgeclk_400Hz)CTL<={CTL[2:0],CTL[3]};//段控制always@(CTL)case

5、(CTL)4'b0111:OUT=OUT1;4'b1011:OUT=OUT2;4'b1101:OUT=OUT3;哈尔滨工业大学数字电子技术基础大作业4'b1110:OUT=OUT4;default:OUT=4'hf;endcasealways@(MorNorPorQ)beginE=(P&Q)

6、(~M&~N)

7、(~M&Q)

8、(~N&P);//选择能否输血case(E)1:beginOUT1=8'b;OUT2=8'b;OUT3=8'b;OUT4=8'b;bi=clk_400Hz;end0:beginOUT1=8'b;OUT2=8'b;

9、OUT3=8'b;OUT4=8'b;bi=clk_1Hz;endendcaseendalways@(MorNorPorQ)//显示输入输出血型beginif(M==1&&N==0)F=4'b1000;elseif(M==0&&N==1)F=4'b0100;elseif(M==1&&N==1)F=4'b0010;elseF=4'b0001;endalways@(MorNorPorQ)//显示输入输出血型beginif(P==1&&Q==0)G=4'b1000;elseif(P==0&&Q==1)G=4'b0100;elseif(P=

10、=1&&Q==1)G=4'b0010;elseG=4'b0001;哈尔滨工业大学数字电子技术基础大作业endendmodule2.管脚定义程序NET"M"LOC=N3;NET"N"LOC=E2;NET"P"LOC=L3;NET"Q"LOC=P11;NET"E"LOC=B2;NET"OUT[7]"LOC=L14;NET"OUT[6]"LOC=H12;NET"OUT[5]"LOC=N14;NET"OUT[4]"LOC=N11;NET"OUT[3]"LOC=P12;NET"OUT[2]"LOC=L13;NET"OUT[1]"LOC=M1

11、2;NET"OUT[0]"LOC=N13;NET"CTL[3]"LOC=K14;NET"CTL[2]"LOC=M13;NET"CTL[1]"LOC=J12;NET"CTL[0]"LOC=F12;NET"clk"LOC=B8;NET"F[3]"LOC