数字电子技术基础

《数字电子技术基础》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、数字电子技术基础　　数字电子技术基础有哪一些呢？我们不妨一起来参考下范文吧！希望对你有所帮助！以下是小编为您搜集整理提供到的数字电子技术基础内容，希望对您有所帮助！欢迎阅读参考学习！　　触发器:能够储存1位二进制信号的基本单元电路统称为触发器。　　用与非门组成的基本RS触发器是以Q表示输出端　　由此可以看出RdSd=0是此触发器正常工作的约束条件。　　同步RS触发器　　同步触发器是受时钟信号CP控制：　　CP=0时，输入信号R,S不会影响输出端的状态，触发器保持原状态不变。　　CP=1时，Q和Q的状态随着输入状态的改变而改变。　　特性表　　同步RS触发器的缺

2、点是在CP=1期间，S,可能存在多次翻转。　　主从触发器　　特点　　1.主从控制，时钟脉冲触发。CP=1时，主触发器接收输入信号，从触发器按照主触发器的内容更新状态，从触发器的变化只发生在CP的下降沿。　　,R之间有约束，CP下降沿到来时，若违背约束条件，S=R=1可能出现竞态现象。　　同步RS触发器克服了CP=1时触发器输出状态可能多次发生的翻转问题，但是主触发器本身是同步RS触发器，所以在CP=1期间，Q’和Q’的状态仍然会随S,R的状态的改变而改变，而且输出信号仍需遵守约束条件SR=0。　　主从JK触发器　　特性表　　触发器按逻辑功能的分类　　一.RS

3、触发器　　Qn+1=S+RQn　　SR=0　　二.JK触发器　　Qn+1=JQn+KQn　　三.T触发器　　Qn+1=TQn+TQn　　JK触发器的两个输入端连接在一起作为T端，就可以构成T触发器。　　当T触发器的控制端接至固定的高电平时，每次CP信号作用后必然翻转成与初态相反的状态。　　Qn+1=Qn　　四.D触发器　　Qn+1=D　　关于波形图的习题　　1.由D触发器组成的时序逻辑电路如图4-2所示，在图中所示的CP脉冲及D作用下，画出Q0、Q1的波形。设触发器的初始状态为Q0=0，Q1=0。　　时序电路分析　　1.从给定的逻辑图中写出每个触发器的驱动方

4、程　　2.把得到的驱动方程代入相应的触发器特性方程，得出每个触发器的状态方程，从而组成状态方程组。　　3.根据电路图写出输出方程。　　2.分析图4-7所示电路的逻辑功能。　　写出驱动方程、状态方程　　作出状态转移表、状态转移图　　指出电路的逻辑功能，并说明能否自启动　　试分析图4-9下面时序逻辑电路　　写出该电路的驱动方程，状态方程和输出方程　　画出Q1Q0的状态转换图　　根据状态图分析其功能　　任意进制计数器的构成方法　　假定已有N进制计数器，需要得到M进制计数器。这时有M＞N和M＜N两种情况　　M＜N时，在N进制计数器的顺序计数过程中要设法跳越N-M个状

5、态，就可以得到M进制计数器了。　　方法有置零法和置数法两种。　　置零法适用于有异步置零输入端的计数器。它是从S0开始计数并接收了M个计数脉冲以后，电路进入Sm状态产生了一个置零信号加到计数器的异步置零输入端，计数器立刻返回S0状态。这样实现跳越N-M个状态。　　置数法是通过给计数器重复置入某个数值来实现跳越N-M个状态，从而得到M进制计数器。　　3.十六进制计数器74161的逻辑符号如图4-27所示，功能如表4-1。要求构成十进制计数器，其十个循环状态如图4-27所示。请画出接线图，可以增加必要的门。　　时序电路的设计方法　　一、逻辑抽象，得出电路的状态转换

6、图或状态转换表　　1.分析给定的逻辑问题，确定输入变量、输出变量以及电路的状态数。　　2.定义输入、输出逻辑状态和每个电路状态的含义，并将电路状态顺序编号。　　3.依题意列出电路的状态转换图或状态转换表。　　二、状态化简　　若两个电路状态在相同的输入下有相同的输出，并且转换到同一个次态去，则称这两个状态为等价状态。　　状态化简的目的在于将等价状态合并，以求得最简的状态转换图。　　三、状态分配　　时序逻辑电路的状态是用触发器状态的不同组合来表示的。需要确定触发器的数目n。因为n的触发器共有2n种状态组合，所以为获得时序电路所需的M个状态，必须取2n-1＜M≤2

7、n。　　其次，要给每个电路状态规定对应的触发器状态组合。　　四、选定触发器的类型，求出电路的状态方程，驱动方程和输出方程　　五、根据得到的方程式画出逻辑图　　六、检查设计的电路能否自启动　　可以利用无关项检查能否自启动，将无关项代入状态转换图当中。　　4．试用D触发器设计一个同步五进制加法计数器，要求写出设计过程。