eda课程设计报告-多路彩灯控制电路设计

《eda课程设计报告-多路彩灯控制电路设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、EDA课程设计报告——多路彩灯控制电路设计学号：班级：姓名：日期：2008年1月1日多路彩灯控制电路设计报告题目：多路彩灯控制电路设计要求：⑴要有6种花型变化。⑵多种花型可以自动变化，循环往复。⑶彩灯变化的快慢节拍可以选择。⑷具有清零开关。设计方案：根据系统设计要求，设计一个具有6种花型循环变化的彩灯控制器。整个系统共有三个输入信号：控制彩灯节奏快慢的基准时钟信号CLK_IN,系统清零信号CLR，彩灯节奏快慢选择开关CHOSE_KEY；共有16个输出信号LED[15..0]，分别用于控制十六路彩灯。据此，系统设计采用自顶向下的设计方法，我们可将整个彩灯控制器CDKZQ分

2、为两大部分：时序控制电路SXKZ和显示控制电路XSKZ。模块划分：时序控制电路（SXKZ）显示控制电路（XSKZ）端口介绍：CLK_IN—控制彩灯节奏快慢的基准时钟信号CLR—系统清零信号CHOSE_KEY—彩灯节奏快慢选择开关LED[15..0]—16个输出信号设计过程：⒈时序控制模块（SXKZ）①新建一个VHD格式的文本编辑文件，保存—默认—命名②编写源程序，如下：时序控制模块源程序：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYSXKZISPORT(CHOSE

3、_KEY:INSTD_LOGIC;CLK_ZN:INSTD_LOGIC;CLR:INSTD_LOGIC;CLK:OUTSTD_LOGIC);ENDSXKZ;ARCHITECTUREARTOFSXKZISSIGNALCK:STD_LOGIC;BEGINPROCESS(CLK_ZN,CLR,CHOSE_KEY)VARIABLETEMP:STD_LOGIC_VECTOR(2DOWNTO0);BEGINIFCLR='1'THENCK<='0';TEMP:="000";ELSIF(CLK_ZN'EVENTANDCLK_ZN='1')THENIF(CHOSE_KEY='1')THE

4、NIFTEMP="011"THENTEMP:="000";CK<=NOTCK;ELSETEMP:=TEMP+1;ENDIF;ELSEIFTEMP="111"THENTEMP:="000";CK<=NOTCK;ELSETEMP:=TEMP+'1';ENDIF;ENDIF;ENDIF;ENDPROCESS;CLK<=CK;ENDART;③检查错误，如图：④器件配置。选用FLEX10K下的EPF10K10LC84-3⑤系统综合。如图：⑥管脚定义。注意：端口只能放在I/O端口和I/O数据端，时钟信号放在CLK，如图：⑦生成符号文件。如图：⑧仿真。新建一个波形编辑文件，格式为SC

5、F，先保存—默认—命名，结束时间：10ms时钟周期：50ns如图：分析仿真结果：根据源程序当CLR为1时，TEMP=000，CLK=0清零。当CLR=0且时钟信号CLK_IN来到时，⒈CHOSE_KEY为1时，如果TEMP=011（即为3），则TEMP=000（即为0）且CLK反转。如果TEMP不为011，则TEMP+1⒉CHOSE_KEY为0时如果TEMP=111（即为7），则TEMP=000（即为0）且CLK反转。如果TEMP不为111，则TEMP+1⒉显示控制模块（XSKZ）①新建一个VHD格式的文本编辑文件，保存—默认—命名②编写源程序，如下：显示控制模块源程序

6、：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYXSKZISPORT(CLK:INSTD_LOGIC;CLR:INSTD_LOGIC;LED:OUTSTD_LOGIC_VECTOR(15downto0));ENDentityXSKZ;ARCHITECTUREARTOFXSKZISTYPESTATEIS(S0,S1,S2,S3,S4,S5,S6);SIGNALCURRENT_STATE:STATE;SIGNALLIGHT:STD_LOGIC_VECTOR(15DOWNTO0);BEGINPROCESS(CLR,CLK)ISCON

7、STANTL1:STD_LOGIC_VECTOR(15DOWNTO0):="10010";CONSTANTL2:STD_LOGIC_VECTOR(15DOWNTO0):="10010";CONSTANTL3:STD_LOGIC_VECTOR(15DOWNTO0):="11010";CONSTANTL4:STD_LOGIC_VECTOR(15DOWNTO0):="10011";CONSTANTL5:STD_LOGIC_VECTOR(15DOWNTO0):="10110";CONSTANTL6:STD_LOGIC_VECTOR(15DOWNT