eda技术课程大作业-组合电路设计

《eda技术课程大作业-组合电路设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、EDA技术课程大作业设计题目：组合电路设计院系：电子信息与电气工程学院学生姓名：学号：2专业班级：2010年12月06日组合电路设计1.设计背景和设计方案1.1VHDL的结构模型VHDL的结构模型包括五个部分实体(Enti2ty)、结构体(Architecture)、配置(Configuration)、程序包(Package)、库(Library)。前四种可分别编译,编译后放入库中,以被上层模块调用。各模块的功能描述如下。实体设计实体是VHDL中的基本单元,可以代表整个系统、一块电路板、一个芯片或一个门电路。实体说明定义了器件的端口特性和端口模式,设立了实体与外部进行通信的环境。结构体

2、结构体描述一个设计的结构或行为,把一个设计的输入与输出之间的逻辑关系建立起来。结构体最基本的语句是进程(Process),它在结构体中可以用来描述算法或者表示信号间的逻辑变换。一个结构体中可以包含多个进程,进程之间通过信号或共享变量进行通信。配置利用配置技术,可以选取不同的结构体,这样就可以对同一设计任务进行多种配置的性能实验,从而选取性能最优的逻辑实现。程序包程序包是一个可编译的VHDL源设计单元,建立一个程序包的目的是将公用的子程序、数据类型、常数以及编译过的设计接口综合起来,以备顶层设计调用。程序包的作用类似于C语言中的文件。库库用来存放编译结果,包括实体、结构体、配置、程序包,

3、以便模拟时使用或被其它设计调用,达到资源共享的目的。1.2VHDL的设计方法层次化的设计方法是软件工程中的重要方法,VHDL将其引入到硬件描述中,这就是自顶向下的设计(TOP2DOWN设计),自顶向下的设计是从系统级开始,将整个系统划分为子模块,然后对这些子模块再进行进一步的划分,一直这样做下去,直到可以直接用库中的元件来实现为止。目前,专用集成电路(ASIC)的复杂度越来越高,这样复杂的电路已不再是简单的个人劳动,需要多人的分工合做。这种自顶向下的设计方法使一个大型的系统设计分解为若干个可操做的模块,易于分工合做。并且可以对这些模块分别进行模拟仿真。由于设计的主要模拟仿真是在高层上实

4、现的,所以能及早地发现系统中的错误并改正之,提高设计的效率。图所示是双2选1多路选择器构成的电路MUXK，对于其中MUX21A，当S='0'和S=‘1’时，分别有y<=‘a’和y<=‘b’，利用QuartusII完成2选1多路器的文本编辑输入和仿真测试等步骤。2.方案实施1.1结构说明对于mux21a多路选择器，a和b分别为两个数据输入端的端口名，s为通道选择控制信号输入端的端口名，y为输出端的端口名。逻辑门的含义是，当满足条件S=‘0’，即S为低电平时，a输入端的信号传送至y，否则（即S为高电平时）b输入端的信号传送至y。1.2mux21a电路的VHDL描述：ENTITYmux21a

5、ISPORT(a,b,s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREoneOFmux21aISBEGINPROCESS(a,b,s)BEGINIFs='0'THENy<=a;ELSEy<=b;ENDIF;ENDPROCESS;ENDARCHITECTUREone;电路波形仿真图：其电路功能可以从波形图的时序波形中看出，分别向a和b端输入两个不同频率的信号fa和fb（设fa>fb），当s为高电平时，y输出fb，而当s为低电平时，y输出fa。显然，证实了VHDL设计的正确性。1.3MUXK电路VHDL描述LIBRARYIEEE;USEIEEE.

6、STD_LOGIC_1164.ALL;ENTITYMUXKISPORT(a1,a2,a3,s0,s1:INSTD_LOGIC;outy:OUTSTD_LOGIC);ENDENTITYMUXK;ARCHITECTUREBHVOFMUXKISCOMPONENTMUX21APORT(a,b,s:INSTD_LOGIC;y:outstd_logic);ENDCOMPONENT;SIGNALtmp:STD_LOGIC;BEGINU1:MUX21APORTMAP(a=>a2,b=>a3,s=>s0,y=>tmp);U2:MUX21APORTMAP(a=>a1,b=>tmp,s=>s1,y=>out

7、y);ENDARCHITECTUREBHV;MUXK电路波形仿真图3.结果和结论从波形图的时序波形中看出，对于a1,a2,a3三种不同频率的时钟输入信号，规定控制信号s0，s1分别为10，01，00，11四种状态，其结果是，s为0状态时，y输出a(即a1);s为1状态时，y输出b（即a3）。