高速封装与印刷电路板的电源完整性分析

高速封装与印刷电路板的电源完整性分析

ID:6778203

大小:39.00 KB

页数:10页

时间:2018-01-25

高速封装与印刷电路板的电源完整性分析_第1页
高速封装与印刷电路板的电源完整性分析_第2页
高速封装与印刷电路板的电源完整性分析_第3页
高速封装与印刷电路板的电源完整性分析_第4页
高速封装与印刷电路板的电源完整性分析_第5页
资源描述:

《高速封装与印刷电路板的电源完整性分析》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、高速封装与印刷电路板的电源完整性分析本文由1B001贡献pdf文档可能在WAP端浏览体验不佳。建议您优先选择TXT,或下载源文件到本机查看。高速封装与印刷电路板的电源完整性分析LocalPower/GroundNoiseatDie-PadOneoftheActiveSSOSignalsatReceiverEndVictimSignalStuckHighatReceiverEndDigitalTriggerwithCertainBitPatternVictimSignalStuckLowatReceiverEndNodecaps23decap

2、s目录导言……2电源完整性问题的起源1……2电源完整性问题的起源2……3电源完整性问题的起源3……4电源完整性问题的起源4……4一般电源完整性的分析方法1……5一般电源完整性的分析方法2……5一般电源完整性的分析方法3……6在印刷电路板层级PI问题1……7在印刷电路板层级PI问题2……7在印刷电路板层级PI问题3……8在印刷电路板层级PI问题4……9在封装基板层级PI问题1……9在封装基板层级PI问题2……10在封装基板层级PI问题3……10在系统层级的PI问题……11结论……11关于SpeedXP系列中Speed2000和PowerSI的

3、简介……12主要用户……131导言众所周知,现代电子系统设计的发展速度可谓是一日千里。带给我们设计师的挑战就是越来越多的电子系统设计需要考虑“高速”和“EMC”问题,否则是无法快速、正确地设计出成功的电子产品的。这需要我们电子系统设计师们要不断地学习和应用电路和电磁学的理论和方法,不断地更新设计理念,不断地提升设计手段。这其中大家常常提到的两个概念就是信号完整性和电源完整性。其中信号完整性的概念对多数设计师已经很熟悉了,顾名思义地理解就是信号从发射端出来到接收端截获,其波形形状和电气指标的完整和相似的程度。传统意义上的信号完整性分析工具都是

4、基于电子系统具有理想的电源和地线参考平面的,然而,随着半导体器件工作上升边沿的不断提高和PCB与封装的层数不断增加,这种传统意义上的分析有时就显得很不充分了,其分析结果往往与实际上的情形偏差很大。在这种严峻的形势下,美国Sigrity应时诞生!Sigrity公司是美籍华人方家元博士创建的专门致力于高速电路设计信号完整性和电源完整性的高科技公司。方博士本人在这个领域造诣深厚,在美国拥有6项自主知识产权的专利技术。Sigrity公司软件包SpeedXP就是专门针对现代电子产品设计中关于高速封装与印刷电路板的电源完整性分析的解决方案。此篇文章结合

5、SpeedXP软件包的特点,主要是针对电源完整性(PI:PowerIntegrity)的问题起源做一比较详尽探讨,尤其是对封装与印刷电路板两个应用层面,当IC在做瞬时变化时,Corepower与I/Opower会从电源供应系统汲取电流,此时电源到地之间的输入阻抗(InputImpedance)大小会是IC是否能顺利运作的关键。这个输入阻抗越小,电流变化在IC端所产生的电压降落(VoltageDroop)就越小,因此InputImpedance与Voltagedroop将是评定电源供应系统(PDS:PowerDeliverySystem)好坏

6、的依据。本文要探讨PCB与Package的PI问题并在模拟方面提出具体分析方法。电源完整性问题的起源1Power/groundVCCLOGICCloadTransmissionCload+VRVSS2看PI问题本质必须从电源供应回路与信号回路完整来看,每一个回路对电源噪声都有贡献。如上图以CMOSbuffer为例,IC有两个部分的电源消耗,一是corepower,一是I/Opower。Corepower主要是CoreLogicCircuit运作所须的电能,I/OPower是CMOSI/O驱动IC外部电路所须的电能。过去在I/OPinCoun

7、t的数量还不是很高的时候,PI问题主要源自CorePowerNoise,现在因SystemClockFrequency提高再加上I/OPinCount数量的增加,使得I/OPowerNoise已变成PI的主要问题来源。上图可视为单一Package或一整个Package+PCBSystem。整个系统有两个回路:On-Chip及Off-Chip,On-Chip在上图用紫色指标(Logic到CMOS);Off-Chip是在CMOSI/O之后的部分。电源完整性问题的起源2On-Chip分析部分:跟ICLayout在I/ORouting部分有关,并不

8、是PackageDesigner所能控制,但是其等效电容或在I/ORing所放的电容却会影响到Package的PI表现。Off-Chip分析部分:必须从两个部分来看,一个是CMO

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。