资源描述：
《位同步的fpga实现,论文完整打印版》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。
1、湖南工业大学本科毕业设计（论文）（2014届）本科毕业设计（论文）资料题目名称：位同步的FPGA实现学院（部）：电气与信息工程学院专业：电子信息工程学生姓名：向建军班级：电信1002班学号10401701339指导教师姓名：曹二莲职称讲师最终评定成绩：湖南工业大学教务处湖南工业大学本科毕业设计（论文）2014届本科毕业设计（论文）资料第一部分毕业论文湖南工业大学本科毕业设计（论文）（2014届）本科毕业设计（论文）学院（部）：电气与信息工程学院专业：电子信息工程学生姓名：向建军班级：电信1002学号10401701339指导教师姓名：曹二莲职称讲师最终评定成绩：2014
2、年5月湖南工业大学本科毕业设计（论文）摘要同步是通信系统中很重要的一个过程，它可以使通信系统更稳定、更可靠、更准确，它是数字通信系统有顺序进行的技术支撑。同步分为位同步、帧同步和载波同步，我们对数字通信信号的同步除了载波同步和帧同步之外，还要进行位同步。位同步也就是保证接收端准确有效抽样判决数字基带信号序列的基础，一般位同步信号从解调后的基带信号中提取出来，同时也可以从已调频带信号当中直接提取位同步信号，一般可以进行一元中央位置采样的决定，最好是在接收元素结束时间采样的决定。位同步有插入导频法（一种外同步法）和直接法（一种自同步法），本文运用了数字锁相法提取位同步电路的
3、方案，以大规模可编程逻辑器件FPGA为主控制器，以VHDL硬件描述语言为主要语言对其进行在线编程，在QuartusⅡ软件工具中进行仿真和调试，以达到功耗低、成本低、效率高的技术要求。关键词：位同步；数字锁相电路；FPGA；VHDL；QuartusⅡII湖南工业大学本科毕业设计（论文）ABSTRACTSynchronizationisaveryimportantprocessincommunicationsystem,itcanmakethesystemmorestable,morereliable,moreaccurate,itisthedigitalcommunica
4、tionsystemhasthetechnicalsupportoftheorder.Synchronizationisdividedintobitsynchronization,framesynchronizationandcarriersynchronization,weonthedigitalcommunicationsignalinadditiontoframeandcarriersynchronizationandbitsynchronization.Bitsynchronizationisthebasistoensurethecorrectandeffect
5、ivedecisionreceiversamplingdigitalbasebandsignalsequence,generalsynchronizationsignalisextractedfromthebasebanddemodulatedsignals,butalsocandirectlyextractbitsynchronizationsignalfromthefrequencybandsignalhas,ingeneralcanbeacentralpositionsamplingdecisions,preferablyinthereceivingelement
6、sintheendtimesamplingdecision.Bitsynchronizationisthepilotinsertionmethod(akindofexternalsynchronizationmethod)anddirectmethod(aselfsynchronizingmethod),thispaperusesdigitalPLLmethodofbitsynchronizationcircuitextraction,withthelarge-scaleprogrammablelogicdeviceFPGAasthemaincontroller,usi
7、ngtheVHDLhardwaredescriptionlanguageisthemainlanguageoftheonlineprogramming,simulationanddebugginginQuartusⅡsoftwaretools,tomeettherequirementsoflowpowerconsumption,lowcost,highefficiencytechnologyKeywords:Bitsynchronization(symbolextractionprocess);digitalphaselockedloop
