资源描述：
《基于FPGA的FM解调_位同步系统设计与实现》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。
1、第9卷第22期2009年11月科学技术与工程Vol19No122Nov.2009167121819(2009)2226655206ScienceTechnologyandEngineeringZ2009Sci1Tech1Engng1通信技术基于FPGA的FM解调/位同步系统设计与实现柴俊栓王辉(中国空空导弹研究院,洛阳471009)摘要介绍了一种基于FPGA的FM解调/位同步系统的设计与实现。首先给出了系统的设计方案;然后,介绍了系统的仿真模型及利用Simulink和ModelSim实现对系统HDL代码的联合仿真验证;最后利
2、用Altera公司StratixII系列FPGA与Ana2logDeviceInc.公司的ADC芯片等完成该FM解调/位同步器系统的硬件实现。关键词FM解调位同步器Simulink与ModelSim联合仿真FPGA设计中图法分类号TN761.93;文献标志码A下几部分组成:数模转换模块,数字下变频模块,抽由于现代电子接收设备处于越来越恶劣的电取滤波模块,数字鉴频模块,位同步模块及码型变磁环境中,特别是现代战场军用电子设备繁多,干换模块。其中数模转换ADC完成信号由模拟到数扰复杂,对抗干扰技术提出了更高的要求。基于软字的转换,
3、数字下变频实现信号由70MHz中频到件无线电技术的数字接收系统,具有可靠性较高、基带的变换,抽取滤波模块完成对信号的抽取与低灵活性和抗干扰能力较强的特点,在现代无线通信通滤波,滤除信号中的高频分量并降低数据速率,[1]领域尤其是军用通信系统中得到了广泛的应用。鉴频模块实现对信号的鉴频,位同步模块提取码元在本文中所实现的FM解调/位同步系统中,利时钟,完成对信号的判决,码型变换模块完成从调用ADC芯片对输入的70MHz中频模拟信号进行采制输入码型到输出码型的变换。在图1中给出了样,然后进行FM数字化解调和位同步,输出相位准FM
4、解调/位同步系统的框图。确的时钟与数据信号。其中,关键技术包括A/D变换、数字下变频、滤波器设计、数字鉴频及位同步等。本文在着重论述了系统中几个关键技术的基础上,设计了一个可实际应用的FM解调/位同步系统,并利用MatlabSimulink进行了系统的仿真,然后利用Simulink与ModelSim对HDL代码进行联合仿真,并最终利用FPGA及ADC芯片等实现了整个FM解调/位同步系统。图1FM解调/位同步系统框图1FM解调/位同步系统设计1.1模数转换模块的设计本系统的输入为经过射频前端处理后的在软件无线电技术中,ADC模
5、块主要完成信号70MHz中频FM调制信号,输出为经过解调、位同步从模拟到数字的转换,是实现信号数字化的关键所和码型变换后的时钟与数据信号。系统主要由以在。对于中频信号,通常使用奈奎斯特带通采样定律进行采样频率fs的选取,以保证经过采样后的频2009年8月11日收到谱不会出现混叠;同时应考虑在器件指标允许的情6656科学技术与工程9卷况下尽量提高量化位数,以提高系统信噪比(量化移。当fs=40MHz时,经过采样后,在10MHz,fs30MHz,70MHz等中心频率上都有所需的有用信信噪比公式:SNR=6.02n+1.76dB+
6、10lg[]);2B号,本方案选择对中心频率为10MHz的信号进行但过大的采样速率又不利于后端数据的处理,因此应混频,此时,fL0为10MHz。由式(4)、式(5)可知,当选用合适的采样频率。对频率分布在频带(fL,fH)上,fs=40MHz、fL0=10MHz时,NCO产生的正余弦信带宽为B的带通信号,按照奈奎斯特带通采样定理进号分别为sin(πn/2)=0,1,0,-1,0,⋯,cos(πn/2)[2]行采样时采样频率fs必须满足如下条件:=1,0,-1,0,1,⋯。所以,此时只要在采样时钟的2fH2fL控制下循环输出0
7、,1,0,-1或1,0,-1,0就产生了≤fs≤(1)n+1n所需的正、余弦信号。2(fH+fL)fL假设输入信号为fs=;其中n=0,1,⋯,(2)S(n),要实现输入信号和NCO2n+1B产生的正、余弦信号混频,则只需按式(6)和式(7)提2B≤fs(3)供的方法就能完成。混频后得到的I、Q两路信号为:在本设计方案中,使用fs=40MHz(n=3)的采I(n)=S(0),0,-S(2),0,⋯(6)样频率。Q(n)=0,S(1),0,-S(3),⋯(7)1.2数字下变频与抽取滤波模块的设计信号经过混频后,需要进行低通滤波
8、和降速率数字下变频与抽取滤波模块的主要功能是将处理,以满足后续基带处理的需要。本系统中考虑速率较高的数字中频信号下变频为数字基带信号,到鉴频带宽等的需要,在信号鉴频前先进行2倍抽[3]并降低信号的数据速率。本模块主要包括NCO取,使数据率降到20MS/s,然后使用FIR滤波器进的设计以及抽
