基于fpga的fir数字低通滤波器的ip核设计

基于fpga的fir数字低通滤波器的ip核设计

ID:6725823

大小:1.68 MB

页数:50页

时间:2018-01-23

基于fpga的fir数字低通滤波器的ip核设计_第1页
基于fpga的fir数字低通滤波器的ip核设计_第2页
基于fpga的fir数字低通滤波器的ip核设计_第3页
基于fpga的fir数字低通滤波器的ip核设计_第4页
基于fpga的fir数字低通滤波器的ip核设计_第5页
资源描述:

《基于fpga的fir数字低通滤波器的ip核设计》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、1 系统设计1.1 设计要求设计并制作一个数字幅频均衡功率放大器。该放大器包括前置放大、带阻网络、数字幅频均衡和低频功率放大电路,其组成框图如图1所示。图1.1数字幅频均衡功率放大器组成框图1.2 总体设计方案1.2.1方案论证与比较(1)整体方案选择方案方案一:模拟式幅频均衡功率放大器输入信号经过前置放大并经过带阻网络后,信号的幅度将按照频率的不同而衰减。为了达到均衡幅频,在带阻网络之后连反向带阻网络,叠加后即可实现幅频均衡。最后将幅频均衡信号通过低频功放。模拟式均衡功率放大器避免了大量的软件编程,但是性能不稳定,而且不符合本题目的数字幅频均衡的任务要求。方案二:基于D

2、SP的数字幅频均衡功率放大器该方案利用DSP对放大、带阻后的信号进行数字处理,A/D采样之后利用FFT对幅值进行乘法补偿,然后进行IFFT转换成时域,再用D/A转换为模拟量,最后利用低频功放进行功率放大。DSP拥有FFT、IFFT、浮点运算等IP核,可以直接调用,减轻了软件部分的工作量。但是DSP造价高,兼容性较差。方案三:基于FPGA的数字幅频均衡功率放大器信号经前置放大、带阻网络后,可对其进行A/D采样,然后利用FFT转换到频域后对各频率的幅值进行补偿,再利用IFFT进行反变换,经D/A转换成模拟量,然后进行低频功率放大。本方案利用FPGA进行数字处理以实现幅频均衡。

3、这种方法成本低,效果好。鉴于任务要求和实际情况,权衡以上三种方案,本设计采取方案三:基于FPGA的数字幅频均衡功率放大器。(2)前置放大的方案设计与选择方案一:利用两级OP07放大,OP07放大倍数较高,且元件易购得。但是OP07在频率大约超过10kHz时增益随频率的变化而变化。方案二:AD603与NE5532级联放大。AD603增益高且稳定,NE5532噪声低,在20Hz-20kHz内增益稳定。方案选择:对于任务要求,前置放大器应该放大倍数足够大,在20Hz-20kHz的频带内增益稳定。另外,鉴于输入信号为有效值小于10mV的小信号,放大器应考虑噪声影响。方案一中OP0

4、7在频率范围内增益不够稳定。方案二可以获得较高的增益,且噪声较小,增益稳定,符合系统要求。故选用方案二。(3)A/D采样电路、D/A转换电路的选择根据采样定理,和信号的最高频率fsmax=20kHz,求得采样频率fc>2fmax,即fc必须大于40kHz。对应采样最小时间T=1/fc=25(ns),我们考虑了AD7810和MAX148,经过对性能的分析比较,设计选择了转换速度快,转换精度高的MAX148。实现IFFT信号模拟输出需要经过D/A转换电路。选择时考虑了DAC0808和TLC5615两款芯片。经过实际分析和性能比较,TLC5615可达到10位转换,串行输出,外围

5、电路简单。所以本系统选择TLC5615。(5)低频功率放大器电路的设计和选择功率放大器分为甲类、乙类、甲乙类、丙类、丁类放大器。通常运用的放大器中效率比较:η甲<η甲乙<η乙<η丙<η丁常用的放大器中理想情况下甲类放大器的最高效率为50%,乙类功放的最高频率为78.5%,丙类功放的最高频率可达85%-90%。但丙类功放要求特殊形式负载,不适用低频,而甲类放大器达不到效率≥60%的系统要求。所以本系统选择使用乙类放大器作为低频功放。实际设计时在电路中引入了反馈电路,试性能有了较好的改善。由于不能使用MOS集成功率模块,本设计使用晶体管二极管和分立的大功率MOS管等元件搭建了

6、引入反馈的乙类推挽功率放大器。1.2.2系统组成经过以上各方面的方案论证与分析比较,本设计采用基于FPGA数字幅频均衡功率放大器的方案。具体系统框图如图1.2所示。系统分为前置放大器、带阻网络、FPGA数字处理模块、功率放大器模块。前置放大器使用AD603和NE5532级联放大,阻带网络按题目说明焊接,得到频域值,数字幅频均衡部分使用FPGA技术,先用MAX148进行采样,再利用FFT原理进行幅频补偿,然后进行IFFT,经D/A转换得到信号时域模拟量,再通过功率放大电路完成功率放大。FFT幅值补偿AD603、NE5532级联MAX148带阻网络A/D转换前置放大器ViV1

7、V2FPGA数字处理部分IFFTD/A转换功率放大器输出信号VoRLV3图1.2基于FPGA的数字幅频均衡功率放大器系统框图2 单元硬件电路设计2.1 前置放大的设计题目要求输入信号有效值小于10mV,电压放大倍数不小于400倍,增益A(dB)=20lg400=52.04(dB),而输入信号频率在20Hz-20kHz,所以要求选用放大器须有足够的增益和增益带宽。AD603是AD公司推出的一种低噪声且由电压控制的增益放大器。它提供精确的、可由管脚选择的增益,它的增益是线性变化的,且在温度和电源电压变化时有很高的稳定性,在带宽为9

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。