电子技术课程设计-数字频率计设计4

电子技术课程设计-数字频率计设计4

ID:6647451

大小:510.00 KB

页数:25页

时间:2018-01-21

电子技术课程设计-数字频率计设计4_第1页
电子技术课程设计-数字频率计设计4_第2页
电子技术课程设计-数字频率计设计4_第3页
电子技术课程设计-数字频率计设计4_第4页
电子技术课程设计-数字频率计设计4_第5页
资源描述:

《电子技术课程设计-数字频率计设计4》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、数字频率计目录课程设计(论文)任务书…………………………………..……….………………..…………………Ⅰ课程设计(论文)成绩评定表…………………………………………………………………………..III中文摘要……………..…………………………………………..……….….……………………………...IV1设计任务描述11.1设计题目:数字频率计11.2设计要求11.2.1设计目的11.2.2基本要求11.2.3发挥部分12设计思路23设计方框图34各部分电路设计及参数计算44.1时基电路44.2分频电路44.3闸门电路54.4整形电路64.4.

2、1555施密特触发器64.4.2相关计算74.5逻辑控制电路84.5.1延时电路84.5.2相关计算84.6计数、锁存、译码、显示电路94.6.1计数器94.6.2锁存器94.6.3译码显示电路104.6.4频率的计算公式115工作过程分析116元器件清单127主要元器件介绍137.1555定时器137.274LS90计数器147.374LS273锁存器157.4七段显示译码器74LS48157.5LED显示器17小结19致谢20参考文献21附录A1逻辑电路图22附录A2实际接线图23数字频率计1设计任务描述1.1设计题目:数字频率计1.2

3、设计要求1.2.1设计目的(1)掌握数字频率计的构成,原理与设计方法;(2)熟悉集成电路的使用方法。1.2.2基本要求(1)要求被测信号为方波,峰值为3V到5V(和TTL兼容),被测信号频率范围为0HZ到9999HZ;(2)设计石英晶体振荡器及分频系统,闸门时间:10ms,0.1s,1s,10s;(3)可控制的计数,锁存,译码显示系统。1.2.3发挥部分(1)被测信号为三角波信号;(2)被测信号为正弦波信号。23数字频率计2设计思路数字频率计是用数字显示被测信号频率的仪器,我的设计思路是将数字频率计的电路分为四大部分即:时基电路、分频电路、

4、闸门电路、逻辑控制电路以及可控制的计数、锁存、译码、显示电路.时基电路:作用是产生一个标准时间信号。我用石英晶体振荡器来实现。分频电路:可以用74LS90将标准信号进行分频,从而获得的时基时间分别为10ms,0.1s,1s,10s。时基时间越长,得到的频率值就越准确,也就是说其量程越小。在我们将频率信号测定完之后,下面就将是待测信号与所接的频率结合,这里要用到一个JK触发器,他的作用是使频率信号的上升、下降沿在同一时间段内等同,这样与带测信号通过与门连接来实现频率的显示。闸门电路:它的目的是提供闸门开启的时间,该闸门可由一“与非”门充当。逻

5、辑控制电路:在时基信号结束时产生的负跳变用来产生锁存信号,锁存信号的负跳变又用来产生清零信号,锁存信号和清零信号可由555单稳态触发器产生,它们的脉冲宽度由电路的时间常数决定。计数、锁存、译码、显示电路:锁存器的作用是将计数器在T结束时所计得的数进行锁存,使显示器上能稳地显示此时计数器的值。所示将些时,T计数时间结束时,逻辑控制电路发出锁存信号,将些时计数器的值送译码显示器。鉴于以上所需实现的功能,对每一步的器件选择就有了大致的设想。非矩形波整形成矩形波,在这里,我想到了555定时器的一种派生产品,施密特触发器。这部分的器件有74LS90、

6、74LS273、74LS48、七段显示器。23数字频率计3设计方框图待测信号555单稳态触发器锁码器译码器显示器门控分频器石英晶体震荡器逻辑控制电路计数器闸门电路23数字频率计4各部分电路设计及参数计算4.1时基电路时基电路图阻抗频率特性图这是一个石英晶体震荡电路,由他对总电路输出频率,且输出波形为矩形波,它能产生较高的标准频率,经分频器后可获得各种时基脉冲,时基信号的选择用开关控制。由阻抗频率响应可知,石英晶体的选频特性非常好,他有一个极为稳定的串联谐振频率fs,且等效品质因数Q值很高。非门U30C的作用是将石英晶体振荡器产生的信号波转变

7、成稳定的方波,产生标准的时间信号。4.2分频电路23数字频率计分频电路图由于设计要求,时基信号分别为10ms,0.1s,1s,10s,所以要从1ms分频得到,因此可有74LS90十进制计数器异步连接对电路进行分频,当时基信号进入U1的CP端时,当下降沿来临时,U1开始计数,计满10个数时,输出端QD由1变成0,从而产生1个下降沿给U5的CP端,由U5的输出端QA输出1,从而进行十分频,产生10ms的信号,后面同理产生0.1s,1s,10s的时间信号。4.3闸门电路闸门电路由分频器分出的时间信号进入JK触发器的CP端,使输出的23数字频率计频

8、率信号的上升、下降沿在同一时间段内等同,然后使其与经过555施密特触发器整形的脉冲一起通过由“与非”门构成的闸门。4.4整形电路4.4.1555施密特触发器555施密特触发器整形

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。