基于fpga的fir滤波器设计论文

《基于fpga的fir滤波器设计论文》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、基于FPGA的FIR滤波器设计数字滤波器由数字乘法器、加法器和延时单元组成的一种算法或装置。数字滤波器的功能是对输入离散信号的数字代码进行运算处理，以达到改变信号频谱的目的。数字滤波器是一个离散系统，该系统能对输入的离散信号进行处理，从而获取所需的有用信息。在数字信号处理中,FIR数字滤波器是最常用的单元之一。它用于将输入信号x[n]的频率特性进行特定的修改,转换成另外的输出序列y[n]。FIR(FiniteImpulseResponse)滤波器：有限长单位冲激响应滤波器，是数字信号处理系统中最基本的元件，它可以在保证任意幅频特性的同时具有严格的线

2、性相频特性，同时其单位抽样响应是有限长的，因而滤波器是稳定的系统。因此，FIR滤波器在通信、图像处理、模式识别等领域都有着广泛的应用。有限长脉冲响应（FIR）滤波器的系统函数只有零点，除原点外，没有极点，因而FIR滤波器总是稳定的。如果他的单位脉冲响应是非因果的，总能够方便的通过适当的移位得到因果的单位脉冲响应，所以FIR滤波器不存在稳定性和是否可实现的问题。它的另一个突出的优点是在满足一定的对称条件时，可以实现严格的线性相位。由于线性相位滤波器不会改变输入信号的形状，而只是在时域上使信号延时，因此线性相位特性在工程实际中具有非常重要的意义，如在数

3、据通信、图像处理等应用领域，往往要求信号在传输和处理过程中不能有明显的相位失真，因而线性相位FIR滤波器得到了广泛的应用。长度为M的因果有限冲激响应滤波器由传输函数H（z）描述：它是次数为M-1的z-1的一个多项式。在时域中上述有限冲激响应输入输出关系为：其中y（n）和x（n）分别是输出和输入序列。有限冲激响应滤波器的一种直接型实现，如图所示。通常一个长度为M的有限冲激响应滤波器由M个系数描述，并且需要M个乘法器和(M-1)个双输入加法器来实现。直接型寄存器模块寄存器用于寄存一组二值代码，只要求它们具有置1、置0的功能即可。在本设计中用D触发器组成

4、寄存器，实现寄存功能。本设计中使用带异步复位rst端的D触发器，当rst=1时，输出信号q=0，当rst=0且上升沿脉冲到达时q=d。程序如下：LIBRARYieee;USEieee.std_logic_1164.all;LIBRARYieee;USEieee.std_logic_1164.all;ARCHITECTUREdff16OFdff16ISBEGINPROCESS(rst,clk)BEGINIF(rst='1')THENq<=(OTHERS=>'0');ELSIF(clk'EVENTANDclk='1')THENq<=d;ENDIF;EN

5、DPROCESS;ENDdff16;仿真结果如图所示:图寄存器仿真结果加法器模块实现两个有符号数的相加运算。即将输入的两数，在时钟脉冲到来时相加运算，输出结果。在本设计中共有8个两个10位有符号数相加产生一个11位有符号数的加法器、一个18位和19位有符号数相加产生20位有符号数的加法器、一个两个20位有符号数相加产生一个21位有符号数的加法器、一个两个19位有符号数相加产生一个20位有符号位数的加法器、一个20位和21位有符号数相加产生22位有符号数的加法器，以及一个20位和22位有符号数相加产生23位有符号数的加法器电路。其中一个20位和22位

6、有符号数相加产生23位有符号数的加法器电路为最后一级，所以在加法器电路中在引入低位舍去功能只保留最终10位输出，最终保留10位输出采用了直接取输出23位数的高十位的方法，因此在输出中近似等于除掉了2^13即8192以后的结果。10位有符号数相加产生一个11位有符号数的加法器设计：LIBRARYieee;USEieee.std_logic_1164.all;USEieee.std_logic_arith.all;ENTITYsumISPORT(a,b:INSIGNED(9DOWNTO0);clk:INSTD_LOGIC;s:OUTSIGNED(10D

7、OWNTO0));ENDSUM;ARCHITECTUREsumOFsumISBEGINPROCESS(clk)BEGINIF(clk'EVENTANDclk='1')THENs<=(a(9)&a)+(b(9)&b);ENDIF;ENDPROCESS;ENDsum;仿真结果如图15所示：图15两10位相加产生11位加法器仿真结果18位和19位有符号数相加产生20位有符号数的加法器设计：LIBRARYieee;USEieee.std_logic_1164.all;USEieee.std_logic_arith.all;ENTITYsumISPORT(a

8、:INSIGNED(17DOWNTO0);b:INSIGNED(18DOWNTO0);clk:INSTD_LOGIC;s: