主板上各种信号说明

主板上各种信号说明

ID:6558585

大小:33.00 KB

页数:3页

时间:2018-01-17

主板上各种信号说明_第1页
主板上各种信号说明_第2页
主板上各种信号说明_第3页
资源描述:

《主板上各种信号说明》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、主板上各种信号说明-CPU接口信号说明1.A[31:3]#I/OAddress(地址总线)这组地址信号定义了CPU的最大内存寻址空间为4GB.在地址周期的第一个子周期中,这些Pin传输的是交易的地址,在地址周期的第二个子周期中,这些Pin传输的是这个交易的信息类型.2.A20M#IAdress-20Mask(地址位20屏蔽)此信号由ICH(南桥)输出至CPU的信号.它是让CPU在RealMode(真实模式)时仿真8086只有1MByte(1兆字节)地址空间,当超过1Mbyte位空间时A20M#为L

2、ow,A20被驱动为0而使地址自动折返到第一个1Mbyte地址空间上.3.ADS#I/OAddressStrobe(地址选通)当这个信号被宣称时说明在地址信号上的数据是有效的.在一个新的交易中,所有Bus上的信号都在监控ADS#是否有效,一但ADS#有效,它们将会作一些相应的动作,如:奇偶检查、协义检查、地址译码等操作.4.ADSTB[1:0]#I/OAddressStrobes这两个信号主要用于锁定A[31:3]#和REQ[4:0]#在它们的上升沿和下降沿.相应的ADSTB0#负责REQ[4:0

3、]#和A[16:3]#,ADSTB1#负责A[31:17]#.5.AP[1:0]#I/OAddressParity(地址奇偶校验)这两个信号主要用对地址总线的数据进行奇偶校验.6.BCLK[1:0]IBusClock(总线时钟)这两个Clock主要用于供应在HostBus上进行交易所需的Clock.7.BNR#I/OBlockNextRequest(下一块请求)这个信号主要用于宣称一个总线的延迟通过任一个总线代理,在这个期间,当前总线的拥有者不能做任何一个新的交易.8.BPRI#IBusPrior

4、ityRequest(总线优先权请求)这个信号主要用于对系统总线使用权的仲裁,它必须被连接到系统总线的适当Pin.当BPRI#有效时,所有其它的设备都要停止发出新的请求,除非这个请求正在被锁定.总线所有者要始终保持BPRI#为有效,直到所有的请求都完成才释放总线的控制权.9.BSEL[1:0]I/OBusSelect(总线选择)这两组信号主要用于选择CPU所需的频率.10.D[63:0]#I/OData(数据总线)这些信号线是数据总线主要负责传输数据.它们提供了CPU与NB(北桥)之间64Bit的

5、通道.只有当DRDY#为Low时,总在线的数据才为有效,否则视为无效数据.11.DBI[3:0]#I/ODataBusInversion(数据总线倒置)这些信号主要用于指示数据总线的极性,当数据总在线的数据反向时,这些信号应为Low.这四个信号每个各负责16个数据总线.12.DBSY#I/ODataBusBusy(数据总线忙)当总线拥有者在使用总线时,会驱动DBSY#为Low表示总线在忙.当DBSY#为High时,数据总线被释放.13.DP[3:0]#I/ODataParity(数据奇偶校验)这四

6、个信号主要用于对数据总在线的数据进行奇偶校验.14.DRDY#I/ODataReady(数据准备)当DRDY#为Low时,指示当前数据总在线的数据是有效的,若为High时,则总在线的数据为无效.15.DSTBN[3:0]#I/ODataStrobeDatastrobeusedtolatchinD[63:0]#16.DSTBP[3:0]#I/ODataStrobeDatastrobeusedtolatchinnD[63:0]#17.FERR#OFloatingPointError(浮点错误)这个信号

7、为一CPU输出至ICH(南桥)的信号.当CPU内部浮点运算器发生一个不可遮蔽的浮点运算错误时,FERR#被CPU驱动为Low.18.GTLREFIGTLReference(GTL参考电压)这个信号用于设定GTLBus的参考电压,这个信号一般被设为Vcc电压的三分之二.19.IGNNE#IIgnoreNumericError(忽略数值错误)这个信号为一ICH输出至CPU的信号.当CPU出现浮点运算错误时需要此信号响应CPU.IGNNE#为Low时,CPU会忽略任何已发生但尚未处理的不可遮蔽的浮点运算

8、错误.但若IGNNE#为High时,又有错误存在时,若下一个浮点指令是FINIT、FCLEX、FSAVE等浮点指令中之一时,CPU会继续执行这个浮点指令但若指令不是上述指令时CPU会停止执行而等待外部中断来处理这个错误.20.INIT#IInitialization(初始化)这个信号为一由ICH输出至CPU的信号,与Reset功能上非常类似,但与Reset不同的是CPU内部L1Cache和浮点运算操作状态并没被无效化.但TLB(地址转换参考缓存器)与BTB(分歧地址缓存器)内数据则

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。