微机原理-第5版(周荷琴)-第二章 (4)

《微机原理-第5版(周荷琴)-第二章 (4)》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

《微型计算机原理与接口技术》第5版第2章8086CPU §2.48086的工作模式和总线操作 工作模式CPU工作于最小模式时，送到存储器和I/O接口的所有信号都由CPU产生。工作于最大模式时，某些控制信号由8288总线控制器产生。最大模式主要用于包含数值协处理器（NumericDataProcessor,NDP）8087的系统中。 2.4.1最小模式系统2.4.2最大模式系统2.4.3总线操作时序 2.4.1最小模式系统1.系统配置图8086工作于最小模式时，系统配置图如图2.10图2.10 最小模式系统配置硬件包含：8086CPU、存储器、I/O接口芯片，还有8位地址锁存器74LS373、8位双向数据总线缓冲器74LS245和时钟产生器8284A。3片74LS373锁存器，分离地址/数据线AD15~AD0、地址状态线A19/S6~A16/S3和信号。这些总线上先传地址信号，然后被锁存，再传送数据或状态信号。8086系统传送16位数据，要用2片74LS245驱动。8088仅传送8位数据，只要1片缓冲器。缓冲器还可控制数据传送方向。锁存器也具有缓冲功能。8284A产生系统所需的时钟信号。 2.数据总线缓冲器74LS244和74LS24574LS244单向数据总线缓冲器图2.1174LS244的逻辑功能和引脚=0,1A11A4端的信号被传送到1Y11Y4；=0,2A12A4端的信号被传送到2Y1~2Y4；当和=1时，输出呈高阻态。常把和连起来，由1个片选信号控制。 74LS245双向数据总线缓冲器图2.1274LS245的逻辑功能和引脚图除门控信号，还有方向控制端DIR。只有=0，数据才能传输，AB或AB；DIR=1,传输方向AB；DIR=0,传输方向AB。 锁存器74LS37374LS373的逻辑功能图和真值表：两个控制端：输入使能端G和允许输出端G=1，触发器D端电平打到Q端，并记忆住若置=0,Q端记忆的电平经三态门反相后,传到输出端O，使O端与D端信号一致如G=1，=0,输出Q随输入D而变如G=0，=0,O端为前面锁存的数据，D端变化不影响输出如果=1，则G控制无效，输出呈高阻态，与总线断开 时钟发生器8284A在用8088设计的PC/XT中，8284A与CPU的连线：8284A为8086/8088系统提供：系统时钟信号CLK、复位信号RESET、准备好信号READY以及供外设用的时钟信号。 8284A的时钟信号来源：如F/接低电平，时钟信号源由晶体振荡器提供，频率为f=14.31818MHz；如F/接高电平,用EFI端接入的外加振荡信号作时钟信号源。从8284A输出端可产生的信号：CLK88－频率4.77MHz，输入时钟3分频后得到，可送给8088或8288作时钟脉冲。PCLK－CLK88经8284A内部2分频产生的脉冲信号,频率2.385MHz。OSC－从OSC脚输出的脉冲信号,频率为14.31818MHzPCLK和OSC信号输出到系统外部，供外部电路（如8253）使用。 8284A的作用：系统加电，电源准备好信号PWRGOOD送8284A复位端RES，经它同步后形成系统复位信号RESET。当CPU与慢速存储器或外设交换数据时，会向8284A的RDY1、输入信号，经它同步后使READY变低并送到CPU的READY端，在T3周期后插入1~n个等待周期Tw，直至外部数据准备就绪，使READY变高才进入T4周期，完成数据传送。在X1和X2端接频率15MHz或24MHz晶振，则经8284A做2分频，在CLK端获得5MHz的CLK86或8MHz的CLK86-2信号，供8086或8086-2作时钟脉冲信号。 最小模式系统工作过程CPU可从存储器或I/O接口中读出数据，也可向它们写入数据。以读存操作为例说明最小模式工作过程。1）CPU送出M/和DT/信号选中存储器；连到74LS245的DIR,控制传送方向。使DIR=0，数据AB，CPU准备接收内存读出的数据。2）CPU先送出地址和信号，再送出地址锁存ALEA19/S6~A16/S3、AD15～AD0、送3片74LS373输入；这时，地址/状态线和地址/数据线上传送地址信号；当ALE=1时,分离出的A19~A0和打入74LS373；当ALE=时,20位地址和被锁存在74LS373中。 最小模式3）74LS373的输出允许端恒接地锁存的20位地址和信号直接送到PC总线上,也被送到存储器系统，用来选择存储单元。4）CPU使=0，=0=0，CPU要从指定存储单元读数据；=0，表示允许收发数据。与74LS245的G相连，允许74LS245传送数据。由于第1）步中已设置缓冲器数据传送方向AB，所以可从存储单元读出数据，经数据总线D15~D0，从74LS245的B端传送到A端，再从CPU的AD15~AD0总线送入CPU的寄存器。 2.4.1最小模式系统2.4.2最大模式系统2.4.3总线操作时序 2.4.2最大模式系统8086工作于最大模式时，需增加一片总线控制器8288 CPU工作于最大模式时，、M/、DT/、DEN和等信号，要由总线控制器8288产生。图2.168288总线控制器的引脚及内部结构框图 8288的输入输出总线信号其总线信号分成4组，一般信号大致了解即可。1.状态输入信号8086送来，译码后产生总线周期类型信号。2.由外部输入的控制信号CLK—时钟输入信号，由8284A时钟发生器提供—地址允许CEN—命令允许IOB—I/O总线模式信号3.总线控制信号DT/,DEN（反相后为），ALE与最小模式类似，MCE/为主控级联允许/外设数据允许信号 8288的信号4.总线命令信号1）—正常的存储器读信号。是最小模式下=0和的组合，送到PC总线后称为。2）—正常的存储器写信号。等于最小模式下=0和的组合，送到PC总线后称为。3）—超前的存储器写信号,有时需给存储器提供一个较早的超前写信号。4）—正常的I/O读信号,是和的组合,在PC总线中称为。5）—正常的I/O写信号,等于和的组合,在PC总线中称为。6）—超前的I/O写信号。在某些情况下需要给I/O端口提供一个较早的超前写信号。7）—中断响应信号。 2.4.1最小模式系统2.4.2最大模式系统2.4.3总线操作时序 2.4.3总线操作时序计算机都是在时钟脉冲CLK控制下，一步步进行工作的，完成每种操作都要一定时间。读/写存储器或I/O端口，是8086最基本的操作。CPU读写一次存储器或I/O端口的时间叫总线周期。执行1条指令的时间称为指令周期，1个指令周期可包含1个或几个总线周期。1个总线周期需要4个系统时钟周期（T1~T4），时钟周期也称为T周期或T状态，它为时钟频率的倒数，是8086CPU动作的最小单位。8086工作时钟为5MHz，即T周期为200ns，总线周期为800ns。则CPU与内存或I/O接口间传送数据的最大速率可达每秒125万次。8086-1的频率为10MHz，每秒最多可执行250万条指令，运算速度达2.5MIPS（百万指令/秒）。 1.最小模式下的读总线周期读总线周期从存储器或I/O端口读出一个数据。图2.17最小模式下读总线周期时序 最小模式读总线周期1）T1状态首先，由确定是读内存或I/O端口。时序图中，可能是1或0。若执行读内存指令=1，I/O操作=0。其次，给出指定单元地址以便读出。T1开始，20位地址及从A19/S6~A16/S3、AD15~AD0及/S7线输出到74LS373锁存器。若读I/O端口，不用传送高4位地址A19~A16。同时，从ALE输出地址锁存信号。ALE=1时，地址和打入锁存器，在ALE=时锁定。此后复用信号线就用来传送数据和状态信号。此外，还置=0，使74LS245的DIR=0,设定数据传送方向A←B，允许从内存或I/O端口读入数据。 最小模式读总线周期2）T2状态在A19/S6~A16/S3、/S7总线上传送状态信息。AD15~AD0呈高阻态，为接收数据作好准备。在T2状态的后半周期，=0，允许从内存或I/O端口读出数据；数据允许信号=0，使74LS245的门控输入=0，允许接收数据。3）T3状态读取数据。数据出现在D15～D0上，数据从74LS245的BA，经AD15~AD0送入CPU寄存器。若是8位数据操作，仅用低8位数据线传送8位数据。与慢速设备交换数据时，需在T3和T4状态之间插入等待周期Tw。 最小模式读总线周期4）T4状态数据、状态信号在总线上维持一段时间。到T4后半周期，数据信号撤除，各控制和状态信号无效，无效，禁止收发数据，读总线周期结束。 2.最小模式下的写总线周期CPU把数据写入存储单元或I/O端口。图2.18最小模式下写总线周期的时序 最小模式写总线周期1）T1状态先使有效，指出是写内存还是I/O端口。再在A19/S6~A16/S3、AD15~AD0及/S7线上，传送20位地址和。接着ALE=，锁存地址和。=1，表示要写数据到内存或I/O端口。2）T2状态撤销地址信号,在地址/状态线和/S7上传送状态信号。CPU用锁存的地址，从AD15~AD0向缓冲器发送数据，并保持到T4状态中间，保证写数据可靠。还使和有效，允许74LS245向外发送数据,经D15~D0将数据写入内存或I/O端口。 最小模式写总线周期3）T3状态CPU采样REDAY线，决定是否要插入等待周期Tw。图2.17中没有画Tw周期。4）T4状态从总线上撤消数据，各控制信号和状态信号无效，=1，禁止收发数据，完成一个写总线周期。 3.最大模式下的读/写总线周期仅说明与最小模式下读/写总线周期的主要不同点，还应搞清、、和信号功能。最大模式读总线周期在最大模式下无信号，用和来区分是存储器读还是I/O读周期。如果CPU执行的是存储器读指令，则=0，同时它还表示=0，CPU进入读存储器总线周期，这时可以用信号来代替最小模式下的信号,其中还包含了=1的功能。 最大模式读总线周期若CPU执行I/O读指令，则=0,它也表示=0。进入读I/O总线周期，可用信号代替最小模式下的信号，也包含了=0的功能。最大模式下，ALE、和信号由8288产生和也由8288输出，它代替最小模式下的和。 最大模式写总线周期与读总线周期一样，最大模式下也无信号，用和区分存储器写和I/O写。若执行存储器写指令，则进入存储器写总线周期，=0，它用来代替最小模式下的信号，并包含了=1的信号。如CPU执行I/O写指令，则进入I/O写总线周期，=0，它用来代替最小模式下的信号，并包含了=0的信号。