微机原理-第5版(周荷琴)-第二章-(2).pptx

《微机原理-第5版(周荷琴)-第二章-(2).pptx》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、《微型计算机原理与接口技术》第5版第2章8086CPU§2.28086CPU的引脚功能（）最大模式信号，数据传输方向，低电平有效1.AD15~AD0（AddressDataBus）地址/数据总线，双向、三态、分时复用。CPU访向内存或I/O设备时，先在AD线上传送地址信号，并锁存起来，再传送数据信号，在时间上把地址/数据信号分开。8088只需传送8位数据，只有AD7~AD0为地址/数据线，A15~A8上只传送地址信号。2.A19/S6~A16/S3（Address/Status）地址/状态线，先传送高4位地

2、址A19~A16，后传送状态信号S6~S3。在T1周期用作高4位地址A19~A16，存储器操作时需锁存；I/O操作时，高4位无效，仅用A15~A0寻址。在T2~T4周期，用作状态信号S6~S3。其中S60；S5=1允许可屏蔽中断，S5=0禁止；S4S3指出当前使用的段寄存器：3.（Read）读信号。当=0时，允许CPU从存储器或I/O端口读出数据。4.（Write）写信号。当=0时，允许CPU向存储器或I/O端口写入数据。5.M/（Memory/InputandOutput）存储器或I/O端口控制信号。它为

3、高电平时访问内存,低电平时访问I/O端口。8088该引脚为IO/，=1访I/O端口,=0访存。6.CLK时钟信号，是外部时钟产生器8284A提供的基本定时脉冲。8086：fCLK=5MHz8086-1：fCLK=10MHz，8086-2：fCLK=8MHz7.RESET复位信号，至少要维持4个时钟周期。复位后CPU停止所有操作，总线无效；使DS、ES、SS、FLAGS、IF清0，CS:IP=FFFF:0000H；使指令队列变空，禁止中断。复位结束后，CPU执行重启动过程。8.与中断有关的信号1）INTR（In

4、terruptRequest）可屏蔽中断请求信号当INTR=1时，若FLAGS的IF=1，则允许CPU响应可屏蔽中断；若IF=0，则不能响应。2）NMI（Non-MaskableInterrupt）不可屏蔽中断请求信号这类中断不能用软件屏蔽，也不受IF标志的影响。3）（InterruptAcknowledge）中断响应信号。是在CPU响应外部可屏蔽中断请求后，向外设发出的回答信号。9.HOLD（HoldRequest）HLDA（HoldAcknowledge）总线保持请求/总线保持响应信号，这两个信号在DMA

5、操作时使用。10.ALE（AddressLatchEnable）地址锁存允许信号。11.DT/（DataTransmit/Receive）数据发送/接收信号，用来控制数据传送的方向:，CPU用写操作向外部发送数据；，CPU读取外部传送过来的数据。12.（DataEnable）数据允许信号。=0才允许CPU发送或接收数据。13.READY准备就绪信号。READY=0，被访问的存储器或I/O端口还未准备好，T3周期结束后自动插入等待周期Tw。READY=1，已准备好，则进入T4周期，完成数据传送。14.测试信号。

6、15.最小模式/最大模式复用信号图2.1中，24~31引脚为最小/最大模式复用信号，下面是带（）的最大模式信号。1）QS1、QS0（InstructionQueueStatus）指令队列状态信号。指示CPU中指令队列的当前状态组合功能：2）（BusCycleStatus）总线周期状态信号。CPU将它们传送给8288总线控制器，经8288译码后产生CPU的总线周期类型信号:3）总线封锁信号。4）、（Request/Grant）总线请求信号输入/总线请求允许信号输出。16./S7（BusHighEnable/S

7、tatus）高8位总线允许/状态信号，它用在8086中。低电平时，高8位数据总线D15~D8有效。状态位S7始终为1。17.8088最小模式信号，相当于最大模式下的S0信号。、、组合产生的总线类型与组合产生的信号一样，见表2.3。18.MN/（Minimum/Maximum）最小/最大模式选择信号。MN/接+5V，CPU工作于最小模式，组成单处理器系统。MN/接地，CPU工作于最大模式，支持构成多处理器系统。19.Vcc和GNDVcc电源输入，为CPU提供+5V电源。GND是接地引脚。