用vhdl语言实现数字电子钟的设计(eda课程设计报告 含源程序).doc

用vhdl语言实现数字电子钟的设计(eda课程设计报告 含源程序).doc

ID:6556368

大小:366.00 KB

页数:26页

时间:2018-01-17

用vhdl语言实现数字电子钟的设计(eda课程设计报告 含源程序).doc_第1页
用vhdl语言实现数字电子钟的设计(eda课程设计报告 含源程序).doc_第2页
用vhdl语言实现数字电子钟的设计(eda课程设计报告 含源程序).doc_第3页
用vhdl语言实现数字电子钟的设计(eda课程设计报告 含源程序).doc_第4页
用vhdl语言实现数字电子钟的设计(eda课程设计报告 含源程序).doc_第5页
资源描述:

《用vhdl语言实现数字电子钟的设计(eda课程设计报告 含源程序).doc》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、课程设计报告设计题目:用VHDL语言实现数字钟的设计班级:电子0901学号:XXXXXXXX姓名:XXXXXXXXX指导教师:XXXXXXXXX设计时间:2011年12月-26-摘要现代电子设计技术的核心已转向基于计算机的电子设计自动化技术,即EDA(ElectronicDesignAutomation)技术。EDA技术就是依赖计算机,在EDA工具软件平台上,对以硬件描述语言HDL(HardwareDescriptionLanguage)为系统逻辑描述手段完成的设计文件,自动地完成逻辑编译、化简、分割、综合、布局布线以及逻辑优化和仿真测试,直至实现既定的电子线路系统功能。EDA技术使得

2、设计者的工作仅限于利用软件的方式,即利用硬件描述语言和EDA软件来完成对系统硬件功能的实现。硬件描述语言是EDA技术的重要组成部分,常见的HDL语言有VHDL、Verilog、HDL、ABLE、AHDL、SystemVerilog和SystemC。其中VHDL、Verilog在现在的EDA设计中使用最多,也拥有几乎所有主流EDA工具的支持。VHDL语言具有很强的电路描述和建模能力,能从多个层次对数字系统进行建模和描述,从而大大简化硬件设计任务,提高了设计效率和可靠性。在这次设计中,主要使用VHDL语言输入。此次设计很好地完成了数字钟的定时、切换显示年月日和时分秒的功能,完成了小型FPG

3、A的设计开发,锻炼了动手实践能力,达到了课程设计的目的。关键词:EDA技术硬件描述语言VHDL设计数字电子钟-26-目录摘要………………………………………………………………………21、课程设计目的……………………………………………………………42、课程设计内容及要求……………………………………………………42.1设计内容……………………………………………………………42.2设计要求……………………………………………………………43、VHDL程序设计…………………………………………………………53.1方案论证……………………………………………………………53.2设计思路与方法………………

4、……………………………………63.2.1设计思路……………………………………………………63.2.2设计方法……………………………………………………74、仿真与分析………………………………………………………………75、器件编程下载及设计结果……………………………………………96、课程设计总结…………………………………………………………107、参考文献………………………………………………………………108、程序清单………………………………………………………………118.1顶层模块…………………………………………………………118.2秒脉冲模块………………………………………………………13

5、8.3数码管显示模块…………………………………………………148.4时分秒模块………………………………………………………158.4.1分秒模块……………………………………………………168.4.2小时模块……………………………………………………188.5年月日模块………………………………………………………198.5.1日期模块……………………………………………………218.5.2月份模块……………………………………………………248.5.3年份模块……………………………………………………25-26-1、课程设计目的EDA技术课程设计在课程结束以后进行,在实践中验证理论知识,不仅是为了巩

6、固课堂上所学知识,更是为了加深我们对EDA技术和VHDL语言的理解;为了让我们自己动手完成从设计输入、逻辑综合、功能仿真、设计实现到实现编程、时序仿真,一直到器件的下载测试的整个过程,真切感受利用EDA技术对FPGA进行设计开发的过程,锻炼和提高我们对器件的编程调试能力。2、课程设计内容及要求2.1设计内容(1)VHDL程序设计、输入——在ise平台上用VHDL描述系统的功能(建立工程文件,添加VHDL文件,输入源程序);(2)逻辑综合——将源程序编译调试无误后,为设计系统选择一个电路实现方案,按照这个方案进行逻辑综合和优化,生成1个电路网表文件;(3)功能仿真——添加波形文件,设计输

7、入,观察输出,检查自己的设计是否达到和完成要求的逻辑功能;(4)设计实现——布局、布线及配置,最后生成可以写到芯片中的目标文件;(5)时序仿真——是适配到选定的芯片后进行的仿真,它模拟芯片的实际动作,仿真时间模型严格将门级延时计算在内,可以分析出竞争与冒险,时序仿真验证过的电路与实际电路基本上一致;(6)器件编程——对器件编程下载目标文件;(7)测试——验证设计项目在目标系统上的实际工作情况,以便排除不完善的地方,改进设计。2.2设计要求-26

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。