数电课程设计-电子脉搏计

数电课程设计-电子脉搏计

ID:6334247

大小:390.50 KB

页数:21页

时间:2018-01-10

数电课程设计-电子脉搏计_第1页
数电课程设计-电子脉搏计_第2页
数电课程设计-电子脉搏计_第3页
数电课程设计-电子脉搏计_第4页
数电课程设计-电子脉搏计_第5页
资源描述:

《数电课程设计-电子脉搏计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、电子课程设计——电子脉搏记学院太原科技大学华科学院专业班级电082203H姓名学号指导老师2010年12月-21-课程设计要求务………………………………………1总体框图…………………………………………………1元器件清单………………………………………………各功能模块及其原理……………………………………总体设计电路……………………………………………总结………………………………………………………-21-数字电子脉搏计一.设计任务要求设计一个电子脉搏计,要求:1.实现在15秒内测量1min的脉搏数;2.用数码管将测得的脉搏数

2、用数字的形式显示;3.测量误差小于4次/min。二.总体框图1.时钟产生电路计时电路控制电路脉搏计数电路与门电源电路使能信号锁存电路脉搏模拟电路数码管显示电路清零电路左移两位BCD码转换图2-1 方案一整体框图-21-方案一:人体的正常脉搏为每分钟50-100次/秒。为了简化电路以及节省元件,我取计数器的计数范围为0-99。让信号发生器模拟人体脉搏的产生。以每个上升沿代表一次脉搏。让计数器记录上升沿的个数,然后左移两位,表示所记数字乘以四。这样我们就可以15秒钟测量一分钟的个数。但是这种方案由六位二进制码转换BCD码

3、电路复杂,故障率高,延时较长,且计数不能连续,所以舍弃这种方案。时钟产生电路计时电路控制电路脉搏四倍频电路脉搏计数电路与门电源电路使能信号锁存电路脉搏模拟电路数码管显示电路清零电路图2-2 方案二整体框图方案二:在计数器与脉搏产生器之间串联一个四倍频电路。这样我们在15秒内采集的脉冲个数就可以等效为一分钟的个数,另外再加一个计时控制电路,当计时为15秒时,让计数器停止计数,此时读出的数据就是一分钟的脉搏数。如需重新记数,只要清零即可。此种方法能够连续计数,且计数电路结构简单。故选用第二种方案。2.框图介绍:以下几个模

4、块是构成电子脉搏计的主要功能模块,为使人们更了解该方案的原理,现将各个模块介绍如下。-21-1.脉搏模拟电路主要是产生一定频率的脉冲信号,来模拟人体的脉搏经过传感器和波形整形后的输出信号。该信号直接送给脉搏四倍频电路。2.四倍频电路的作用是将脉搏模拟信号的频率增加四倍,即让计数器记录的数据为实际值的四倍。让我们在15s内就可以读出1分钟的脉搏数。3.时钟产生电路由555构成,主要是为整个电路提供一个基准时钟,让被测者能够对比时间与脉冲个数,来判断脉搏的快慢。4.计时电路接收时钟信号并计时,当计时到15s的时候,给JK

5、触发器一个有效脉冲,让JK触发器通过与门控制脉搏信号与计数电路的通与断。5.清零信号主要是为下一次计数做准备。当需要再一次测量时,只需按下清零信号键,使数据归零。就可以重新计数。6.电源主要是为各个模块提供电能,使其正常工作,本设计采用5V直流供电,电源直接从数电实验箱上获得。三、元器件清单本实验采用数电中常见的器件,这样我们就可以熟练地使用而且可以降低该电路的故障率。以下为本实验所使用的器件。异或门74LS86一片,计数器74LS160两片,16进制计数器74LS163一片,JK触发器74LS73一片,LM555一

6、片,与门74LS08,非门74LS04,数码管两个,发光二极管四只。电阻电容若干。其中:1.异或门:当两个输入一致时,输出为0,输入相异时,输出为1。通过查芯片资料得,以74LS86为代表的74LS系列的额定电压为5V,最大5.25V。最小输入高电平电压2V,最大低电平输入电压0.8V。高电平最小输出电压2.7V,低电平最大输出电压0.5V。电源电流最大10mA。为标准TTL电平。符合我们的设计要求。异或门的原理图与真值表如图3-1所示-21-图3-1 异或门的逻辑符号与真值表2.4-2输入与门及其真值表如图3-2所

7、示,A、B为与门的输入端,Y为与门的输出端。当输入全1时,输出为1。当输入有0时,输出为0。与门的这一功能决定它可以作为自动控制的开关使用。当A端接信号,B端接控制端,B=1时,Y=A;B=0时,Y=0。图3-2 74LS08内部框图及管脚图和真值表-21-3.74LS160与74LS163有相同的逻辑结构,其结构图如图3-3所示,管脚图如图3-4所示:ENT、ENP为芯片的使能端,当ENT、ENP接高电平时芯片处于工作状态,接低电平时处于休眠状态。我们将这两端接高电平,使它一直工作。CLR为清零端,CLR=0,QA

8、~QD输出为0,CLR=1,芯片正常工作。LOAD为同步置数端,低电平有效,当LOAD为低,且有下降沿来时,A、B、C、D四个数就并行置入,从QA,、QB、QC、QD输出。RCO为进位端。即由9变为0时,该端出现一个高电平。时序图如图3-4所示。图3-3 74LS160内部电路图图3-4 74LS160逻辑图-21- 图3-574LS160逻辑

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。