电子设计自动化eda课程设计-电子钟设计

《电子设计自动化eda课程设计-电子钟设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、电子设计自动化EDA课程设计题目电子钟设计专业电子信息科学与技术班级电子一班学号20104672姓名20目录一、实验目的---------------------------------------------------------------（1）二、实验内容----------------------------------------------------------------（1）三、工作原理----------------------------------------------------------------（1）四、VHDL源程序代码---------------

2、-------------------------------------（2）1、分频模块-------------------------------------------------------------（2）2、走时、校时模块------------------------------------------------------（4）3、闹钟模块---------------------------------------------------------------（7）4、秒表模块--------------------------------------------

3、-------------------（9）5、功能控制模块--------------------------------------------------------（13）6、选择输出模块--------------------------------------------------------（14）7、数码管显示、亮度可调模块--------------------------------------（15）8、总体例化--------------------------------------------------------------（17）五、心得体会------

4、---------------------------------------------------------（18）20一.实验目的练习综合设计能力，熟练应用QuartursII软件，熟练掌握课本知识，设计一个数字钟，以提高自己的动手能力二.实验内容基本功能要求设计一个电子时钟，要求可以显示时、分、秒，用户可以设置时间。扩展功能要求秒表功能，闹钟功能，调整数码管亮度试验箱设置1、选择模式7；2、数码管8左边的跳线选择CLOSE;三.工作原理数字钟模块分化如下：分频模块功能控制模块走时/调时选择输出显示数码管显示、亮度可调闹钟选时定时比较秒表（1）分频模块可分出1Hz、100Hz、10

5、00Hz、5000Hz，分别用于正常走时、秒表、定时比较和数码管扫描。（2）功能控制模块由一个简单加法器实现看，用键7控制，当按一下键7，来一个单脉冲，加法器内部定义信号循环自加实现模式转换，不断控制各功能模块的使能键，实现功能转换。（3）走时/调时模块通过使能端选择不同输入时钟，切换两个模式，当en=’1’时，可以调时，键4为位选键，键1为加数键，en=’0’时，正常走时。只有在调时时，走时停止，在其他功能时走时正常进行。此模块由时、分、秒三部分组成。（4）闹钟模块由两部分组成，闹钟选时和定时比较，选定闹钟时间后，在1000Hz的驱动下，比较器时刻与正常走时输出比较，当两时间相等时，比较

6、器输出以时钟信号使蜂鸣器发出响声。（5）秒表模块由计数器实现，键1为清零键，当百分之一秒计满一百进一位，秒计满六十进一位。可显示分、秒、百分之一秒。（6）选择输出显示模块，由一个加法器实现，此模块与功能控制模块为同一驱动，选择输出当前功能的输出。20（7）数码管显示、亮度可调模块由5000Hz驱动，显示部分分为段选与位选。键7控制选择到亮度调节功能，键1实现亮度调节。四.各模块VHDL源代码1、分频模块libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitydivis--分频port(clk:i

7、nstd_logic;clk1,clk100,clk1000,clk1M:outstd_logic);end;architectureoneofdivissignalclk1_tmp:std_logic;signalclk2_tmp:std_logic;signalclk3_tmp:std_logic;signalclk4_tmp:std_logic;signalcnt1:integerrange0to4999999;-