数字电子技术基础实验指导书

《数字电子技术基础实验指导书》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、《电子技术基础》实验指导书电子技术课组编信息与通信工程学院12实验三基本门电路逻辑功能的测试一.实验类型——验证性+设计 二.实验目的1.熟悉主要门电路的逻辑功能；2.掌握基本门电路逻辑功能的测试方法；3.会用小规模集成电路设计组合逻辑电路。三.实验原理1.集成电路芯片介绍数字电路实验中所用到的集成芯片多为双列直插式，其引脚排列规则如图1-1。其识别方法是：正对集成电路型号或看标记（左边的缺口或小圆点标记），从左下角开始按逆时针方向以1，2，3…依次排列到最后一脚。在标准形TTL集成电路中，电源端Vcc一般排在左上端，接地端（GND）一般排在右下端，

2、如74LS00。若集成芯片引脚上的功能标号为NC，则表示该引脚为空脚，与内部电路不连接。本实验采用的芯片是74LS00二输入四与非门、74LS20四输入二与非门、74LS02二输入四或非门、74LS04六非门，逻辑图及外引线排列图见图1-1。 图1-1逻辑图及外引线排列12 2.逻辑表达式:       非门                                1-1       2输入端与非门                    1-2       4输入端与非门             1-3       或非门           

3、                1-4对于与非门,其输入中任一个为低电平“0”时，输出便为高电平“1”。只有当所有输入都为高电平“1”时，输出才为低电平“0”。对于TTL逻辑电路，输入端如果悬空可看做；逻辑1，但为防止干扰信号引入，一般不悬空，可将多余的输入端接高电平或者和一个有用输入端连在一起。对MOS电路输入端不允许悬空。对于或非门，闲置输入端应接地或低电平。 四.实验内容及步骤1.逻辑功能测试①与非门逻辑功能的测试：*将74LS20插入实验台14P插座，注意集成块上的标记，不要插错。*将集成块Vcc端与电源+5V相连，GND与电源“地”相连。A

4、BCDY1111 0111 0011 120001 0000 表1-1*选择其中一个与非门，将其4个输入端A、B、C、D分别与四个逻辑开关相连，输出端Y与逻辑笔或逻辑电平显示器相连，如图1-2。根据表1-1中输入端的不同状态组合，分别测出输出端的相应状态，并将结果填入其中。  表1-1接逻辑电平接逻辑笔 ②或非门逻辑功能的测试：将74LS02集成芯片按照上述方法插入实验台的14P插座，选择其中一个或非门，将其输入端与逻辑电平相连，输出端与逻辑笔相连，如图1-3。根据表1-2中输入端的不同状态组合，分别测出输出端的相应状态，并将结果填入其中。表1-2A

5、BY00 01 10 11  接逻辑电平接逻辑笔 12图1-3③用上述同样的方法测试74LS00、74JS04的逻辑功能。表1-32.传输性能和控制功能的测试ABY1 0 逻辑电平示波器参照图1-4，从74LS00芯片中选取一个2输入与非门，A输入端接频率为1KHz的脉冲信号，B输入端接逻辑电平开关，输出端Y接示波器。用双踪示波器同时观察A输入端的脉冲波形和输出端Y的波形，并注意两者之间的相位关系。按表1-3的要求测试，并将结果填入表中。 3.用4个与非门设计一个异或门。五.实验报告及要求1.画出规范的测试电路图及各个表格。2.记录测试所得数据，并对

6、结果进行分析。3.简述与非门、或非门闲置脚的和处理办法。 12实验四译码器及其应用实验类型：设计　　一、实验目的　　1、掌握中规模集成译码器的逻辑功能和使用方法　　2、熟悉数码管的使用二、实验原理译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。1、变

7、量译码器（又称二进制译码器），用以表示输入变量的状态，如2线－4线、3线－8线和4线－16线译码器。若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用。而每一个输出所代表的函数对应于n个输入变量的最小项。以3线－8线译码器74LS138为例进行分析，图1(a)、(b)分别为其逻辑图及引脚排列。其中A2、A1、A0为地址输入端，～为译码输出端，S1、、为使能端。表6－1为74LS138功能表当S1＝1，＋＝0时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。当S1＝0，＋＝X时，或S1＝X，＋

8、＝1时，译码器被禁止，所有输出同时为1。12(a)(b)图13－8线译码器74LS138逻辑图及引脚排列表1