数字抢答器的设计

数字抢答器的设计

ID:6265534

大小:687.00 KB

页数:16页

时间:2018-01-08

数字抢答器的设计_第1页
数字抢答器的设计_第2页
数字抢答器的设计_第3页
数字抢答器的设计_第4页
数字抢答器的设计_第5页
资源描述:

《数字抢答器的设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、数字逻辑课程设计报告——数字抢答器学院名称:学生姓名:专业名称:班级:实习时间:课程设计题目:抢答器的设计一.数字抢答器功能概述:在各种智力竞赛活动中,通常需要设置一台抢答器,并辅以数显、灯光、音响等多种手段,一边准确、公正、直观的判断出第一抢答者。数字式抢答器利用电子器件则可以完成这一功能。该抢答器允许抢答者在规定的时间范围内进行问题的抢答,并且用数字显示第一抢答者的组号,并配有相应的灯光指示,若规定抢答时间已过,要告示任何输入的抢答信号均无效,除非重新下达抢答命令,该设计课题就是针对上述要求设计出4位参赛

2、选手使用的抢答器。二.设计任务:设计一台可供4名选手参加比赛的智力竞赛抢答器。用数字显示抢答倒计时间,由“9”倒计到“0”,具有:①无人抢答,锁定抢答②选手抢答,停止计时,显示组号③犯规抢答报警功能。三.设计要求:l4名选手编号为:1,2,3,4。各有一个抢答按钮,按钮的编号与选手的编号对应,也分别为S1,S2,S3,S4。l给主持人设置一个控制按钮,用来控制系统清零和抢答的开始。l抢答器具有数据锁存和显示的功能。抢答开始后,若有选手按动抢答按钮,该选手编号立即锁存,并在抢答显示器上显示该编号,同时提示灯给出

3、提示,封锁输入编码电路,禁止其他选手抢答。抢答选手的编号一直保持到主持人将系统清零为止。l抢答器具有定时10秒内抢答的功能。当主持人按下开始按钮后,定时器开始倒计时,参赛选手在设定时间(10秒)内抢答有效,抢答成功,定时器停止倒计时,抢答显示器上显示选手的编号,定时显示器上显示剩余抢答时间,并保持到主持人将系统清零为止。l如果抢答定时已到,却没有选手抢答时,本次抢答无效。禁止选手超时后抢答,提示灯亮,给出提示,时间显示器显示0。l用555定时器产生脉冲信号,作为定时计数器的CP信号。四.实验仪器及设备:(1)

4、数字实验箱;(2)集成电路74LS1481片,74LS1611片,74LS482片,74LS5551片,74LS001片,74LS201片,74LS081片,74LS041片,74LS751片;(3)电阻4.7千欧,150千欧,100欧;(4)电容0.01微法,4.7微法,发光二极管,共阴极数码管五.总体方案设计:1.设计思想:首先对抢答器要实现的功能进行一个分析,然后对实验所提供的器件的功能详细了解,最后开始设计。各个模块的功能如下所述:(1).时钟发生器,利用555芯片来产生;(2).倒计时功能,利用16

5、1芯片来实现;(3).锁存器75来实现抢答者的抢答功能,在输出端连接上LED灯,用于指示成功抢答者或者违规抢答者。如果是违规抢答则抢答锁存器不锁住状态,4个人的指示灯均可亮。如果是正常抢答则应在第一个抢答者抢答后锁存器锁住状态,通过锁存器的输出将当前状态送到编码器148上用于显示成功抢答者的编号;(4).利用148来驱动数码管显示,一个数码管用来显示倒计时,另一个可以用来显示抢答者的编号。2.电路设计的整体思想:通过整体分析后我知道,抢答器的关键在于使能端的控制,起主要的步骤如下所述:(1).首先是161的倒

6、计时功能,可以通过置数法来实现,在161的输入端置入0110,则将其输出取非送至48芯片上,对应计数0110~1111时,送至48的数据对应为1001~0000,数码管显示9~0,在显示0时161对应有个进位输出,为保证始终从9开始计时则将进位的非送至9端即可;由于在抢答未开始的时候数码管应保持显示9,则不妨将开关M的非与CO的非相与进位和M的与送至9即可(主持人未说开始的时候M=0);(2).其次是锁存器的使能,在主持人未说开始的时候,任何人都可以抢答,即说明锁存器未被使能,当主持人说开始的时候,一旦有人抢

7、答则应将该状态锁住,还有在倒计时到0的时候也应将状态锁住此时抢答超时任何人都不得抢答,则将锁存器的输出和161的输出送至锁存器的使能端即可;(3).再者当有人抢答时则161的倒计时应当停止,并保持住,还有在倒计时到0的时候也应当保持住;则将(4).最后是抢答者的编号显示,当Do,D1,D2,D3分别抢时应对应显示编号1,2,3,4则将74对应输出分别送到148的6,5,4,3即可;由于在抢答未开始的时候,数码管应显示0代表无人抢答,则将送至148的7即可,这样一旦有人抢答则将显示抢答者编号无人抢答时就显示0。

8、3.抢答器基本框图:报警模块主持人秒脉冲锁存模块选手抢答控制模块计数器优先编码器译码器译码器整个电路如上图所示,主要分为两部分,一个是倒计时部分,一个是抢答电路,其中抢答器电路由锁存器电路,编码器电路,译码器电路,数码管显示电路组成,倒计时电路由倒计时芯片,编码器电路,数码管显示电路,倒计时采用555秒脉冲作为时钟信号输入端。六.单元电路设计:1.脉冲电路:(1).555是一种模拟,数字混合式定时集

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。