数字式抢答器的设计

《数字式抢答器的设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、数字式抢答器的设计一、设计任务与要求1．设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，他们的编号分别是1、2、3、4、5、6、7、8，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是K1、K2、K3、K4、K5、K6、K7、K8。2．给节目主持人设置一个控制开关，用来控制系统的清零(编号显示数码管灭灯)和抢答的开始。3．抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，同时扬声器给出音响提示。此外，要封锁输入电路，禁止其它选手抢

2、答。优先抢答选手的编号一直保持到主持人将系统清零为止。4．抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定(30秒)。当节目主持人启动“开始”键后，要求定时器立即进行倒计时，并用显示器进行显示，同时扬声器发出短暂的声响，声响持续时间0.5秒左右。5．参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。6．如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统进行短暂的报警，并封锁输入电路，禁止选手超时后抢答，定时显示器上显示

3、00。二、设计参考数字抢答器的总体框图如图8.34.1所示，它由主体电路和扩展电路两部分组成。主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其它选手抢答。扩展电路完成定时抢答的功能。三、设计报告要求1.画出数字抢答器的总体框图及完整的逻辑电路图，并说明其设计原理及工作过程。2.说明实验中产生的故障现象及解决方法。3.心得、体会和建议。17四、总体框图显示电路抢答按钮优先编码电路锁存电路译码电路主持人开关控制电路报警电路秒脉冲电路定时电路译码电路显示电路17五

4、、实验内容１、各芯片的工作原理及电路图。(1)74LS373锁存器74LS373与单刀双掷开关相连作为8位选手的抢答锁存开关，它的4脚、7脚、8脚、13脚、14脚、17脚、18脚、3脚分别连接单刀双掷开关J1---J8。单刀双掷开关的双掷的两个端脚分别接5V和0V高低电平。1脚OE为三态允许控制端（低电平有效）。当三态允许控制端OE为低电平时，1Q~8Q为正常逻辑状态，可用来驱动负载或总线。当OE为高电平时，1Q~8Q呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。本实验中1脚接地为低电平

5、。11脚作为锁存允许端与74LS76的15脚相连，74LS76的15脚输出电平的高低变化控制74LS373的导通与锁存。具体控制过程为11脚为高电平时，整个芯片呈“透明”状态，即输出端的电位随输入端的变化而变化；当11脚为低电平时，输出的信号被锁存，不再受输入端的影响。20脚接高电平5V，1脚和10脚接地。2脚、5脚、6脚、9脚、12脚、15脚、16脚、19脚分别与74LS148的4脚、3脚、2脚、1脚、13脚、12脚、11脚、10脚相连。其芯片的连接图如下：抢答开关接74LS76的15脚接74LS148图174L

6、S373电路连接图17(2)74LS148优先译码器74LS148优先编码器，作用是将74LS373输出的电信号编码。其4脚、3脚、2脚、1脚、13脚、12脚、11脚、10脚与74LS373的输出端2脚、5脚、6脚、9脚、12脚、15脚、16脚、19脚分别相连。6脚、7脚、9脚分别与CD4511的2脚、1脚、7脚相连。14脚连接74LS76的1脚和6脚，15脚接CD4511的4脚。作用为74LS148不译码时，14脚为高电平；译码时，14脚为低电平。通过两种状态电平变化产生的高低脉冲来控制74LS76。当74LS1

7、48输入端全为高电平，15脚为低电平，译码时为高电平，从而控制CD4511。5脚、8脚接地，16脚接高电平。74LS148的真值表和连接电路图如下：输入输出IsI0I1I2I3I4I5I6I7A2A1A0ES1000000000××××××××11111111×××××××0××××××01×××××011××××0111×××01111××011111×0111111011111111111110000010100111001011101111110010101010101010174LS148真值表17接CD4

8、511接74LS373接74LS76图274LS148电路连接图(3)CD4511数码显示器驱动器CD4511是BCD码锁存/7段译码/驱动器，利用该器件的7段码a、b、c、d、e、f、g可直接驱动数码管LED（共阴极）。电路的A、B、C、D为二—十进制BCD码（4位）输入端，a、b、c、d、e、f、g为7段译码输出端。余下的引脚LT、BI，和LE为控制端，