最新第10章-Verilog状态机设计技术PPT课件.ppt

《最新第10章-Verilog状态机设计技术PPT课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第10章-Verilog状态机设计技术EDA技术与应用§10.1Verilog状态机的一般形式广义而论，只要涉及触发器的电路，无论电路大小，都能归结为状态机。有限状态机用来实现一个数字电路的控制部分。与CPU的功能类似，综合了时序逻辑和组合逻辑电路。CPU是通过操作指令和硬件操作单元来实现控制功能，而有限状态机是通过状态转移来实现控制功能。综合器能从不同表述形态的HDL代码中轻易萃取出状态机，并加以多侧面、多目标和多种形式的优化。EDA技术与应用§10.1.1状态机的特点与优势面对同一个设计项目的不同形式的逻辑设计方案中，利用有限状态机的设计方案来描述和实现将可能是最佳选择

2、。有限状态机的优越性：（1）高效的顺序控制模型（2）容易利用现成的EDA工具进行优化设计（3）性能稳定（4）高速性能（5）高可靠性能EDA技术与应用2、主控时序过程主控时序过程指负责状态机运转和在时钟驱动下负责状态转换的过程。状态机是随外部时钟信号，以同步时序方式工作的，状态机中必须包含一个对工作时钟敏感的过程，状态机向下一状态转换的实现仅取决于时钟信号的到来。当时钟的有效跳变到来时，时序过程只是机械地将代表次态的信号next_state中的内容送入现态的信号current_state中，而信号next_state中的内容完全由其他过程根据实际情况来决定。此时序过程中也可放

3、置一些同步或异步清0或置位方面的控制信号。EDA技术与应用3、主控组合过程主控组合过程根据当前状态和外部的信号发出控制信号，同时确定下一状态的走向。在时钟的作用下，REG时序过程将次态信号的内容next_state传递给现态信号current_stateCOM组合过程通过信号current_state中的状态值，进入相应的状态;在此状态中根据外部的信号（如state_inputs）向内或向外发出控制信号（如com_outputs）；同时根据外部信号（如state_inputs）向次态信号next_state中赋相应的状态值，确定下一状态的走向；此状态值通过next_stat

4、e传给REG时序过程，直到下一个时钟脉冲的到来。EDA技术与应用4、辅助过程辅助过程用于配合状态机工作的组合过程或时序过程。例如为了完成某种算法的过程，或为了存储数据的存储过程，或用于配合状态机工作的其他时序过程等。例10-1moduleFSM_EXP(clk,reset,state_inputs,comb_outputs);inputclk;//状态机工作时钟inputreset;//状态机复位控制input[0:1]state_inputs;//来自外部的状态机控制信号output[3:0]comb_outputs;//状态机对外部发出的控制信号输出reg[3:0]co

5、mb_outputs;parameters0=0,s1=1,s2=2,s3=3,s4=4;//定义状态参数reg[4:0]c_st,next_state;//定义现态和次态的状态变量always@(posedgeclkornegedgereset)begin//主控时序过程if(!reset)c_st<=s0;//复位有效时，下一状态进入初态s0elsec_st<=next_state;endEDA技术与应用例10-1-续always@(c_storstate_inputs)begin//主控组合过程case(c_st)//为了在仿真波形中容易看清,将current_sta

6、te简写为c_sts0:begincomb_outputs<=5;//进入状态s0时，输出控制码5if(state_inputs==2`b00)next_state<=s0;//条件满足,回初态s0elsenext_state<=s1;end//条件不满足，到下一状态s1s1:begincomb_outputs<=8;//进入状态s1时，输出控制码8if(state_inputs==2`b01)next_state<=s1;elsenext_state<=s2;ends2:begincomb_outputs<=12;if(state_inputs==2`b10)next_s

7、tate<=s0;elsenext_state<=s3;ends3:begincomb_outputs<=14;if(state_inputs==2`b11)next_state<=s3;elsenext_state<=s4;ends4:begincomb_outputs<=9;next_state<=s0;enddefault:next_state<=s0;//现态若未出现以上各态，返回初态s0endcaseendendmoduleEDA技术与应用状态机的状态转换图状态机的工作时序间接了解状态机内部运行情况利用它