计数器作业及往届考题.ppt

《计数器作业及往届考题.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、答疑时间5月7日（星期三）：下午2:00~4:005月9日（星期五）：下午2:00~4:005月12日（星期一）：下午2:00~4:005月14日（星期三）：下午2:00~4:005月16日（星期五）：下午2:00~4:00D.动态RAM存储单元的结构比静态RAM存储单元的结构简单。[解]t1时刻，寄存器II的数据1000送到总线，寄存器III接收，[I]=1011，[II]=1000，[III]=1000；t2时刻，寄存器III的数据1000送到总线，无数据接收，各寄存器数据不变；t3时刻，无数据传送，各寄存器数据不变；t4时刻，寄存器I的

2、数据1011送到总线，寄存器II、III接收，[I]=1011，[II]=[III]=1011。分析ROM中存放的部分数据，可以发现ROM实现了2位8421BCD码相加，并把和译成7段码，如果输入是非8421BCD码，数码管熄灭。OC门在电路中起到驱动、反相和电平转换的逻辑功能。整个电路实现了2位8421BCD加法的逻辑功能。高位数码管只有熄灭0和显示1两种状态。如A3A2A1A0=1001B，B3B2B1B0=0111B，显示的数码是16。当数码管尺寸较小，VLED=5V时，OC门可以省去，此时应将ROM中存放的数据取反。电路通过互触发，在

3、Q1和Q2产生矩形脉冲输出。0011110110000011000001010011100101110111AiBiCi-1SiCi设输入逻辑变量Ai为被减数、Bi为减数、Ci-1为低位的借位，输出逻辑函数Si为差、Ci为本级的借位输出信号。[解]三.（15分）使用74LS138译码器和适当的门电路设计一个1位二进制数全减运算电路，列出真值表，画出电路图。依据数字电子技术所学知识，简述还有哪些方案可以实现全减运算。0011110110000011000001010011100101110111AiBiCi-1SiCi+VCC四、（15分）全同

4、步16进制加法集成计数器74163构成的电路如图题A.2.6所示。全同步是指该计数器是同步时序电路、同步清零、同步置数，其清零和置数信号均为低有效，CO是进位输出端，且CO=Q3Q2Q1Q0CTT。试回答以下问题：(1)请说明图中两个计数器芯片分别采用了什么方法构成反馈？若由Q7~Q0一起作为输出，电路计数的初态S0和最后一个有效状态Sn-1分别是多少？实现了几进制计数？(2)若由F输出，该电路又为何种功能？(3)若CP的频率fcp=1MHz，输出F的脉宽twf=?I芯片采用了进位输出的反馈置数法，II片为反馈清零法。若由Q7~Q0一起作为输

5、出：电路计数的初态S0=00001000最后一个有效状态Sn-1=11111111实现进制：255-8+1=248(2)由F输出，实现248分频。DatainputsDataoutputsCLRLOADENTENPCLKRCOQ0Q1Q2Q3D0D1D2D3ClearPresetCountInhibit12131415012TheLOWlevelpulseontheCLRinputcausesalltheoutputstogoLOW.Next,theLOWontheLOADsynchronouslyentersthedataintotheco

6、unterand1100appearontheQoutputsatthepositive-goingclockedge.Thecountadvancethroughstates13,14,and15.Andthenrecyclesto0,1duringhighENTandENP.WhenENPgoesLOW,thecounterisinhibitedandremainsinthebinary2state.作业5.3试分析图题所示电路的逻辑功能。[解](1)驱动程式和时钟方程(2)将驱动方程代入特性方程得状态方程由状态转换图可见该电路为异步5进

7、制计数器。5.11用JK触发器设计图题所示两相脉冲发生电路。[解]电路的循环状态为00→10→11→01→00，因此可按同步计数器设计，用两个JKFF实现。(1)作次态卡诺图求状态方程和输出方程Q1nQ0nQ1n+1Q0n+10010010010111101Q1nQ0nQ1n+1Q0n+10010010010111101(2)求驱动方程将状态方程与JK触发器的特性方程对比FF0FF15.12一个同步时序电路如图题所示。设触发器的初态Q1=Q0=0。(1)画出Q0、Q1和F相对于CP的波形；(2)从F与CP的关系看，该电路实现何种功能？1）写方

8、程式[解]Q1nQ0nQ1n+1Q0n+10001011110001100状态转换表00→01→1110→从F与CP的关系可以看出该电路实现三分频。5.15用74L