FPGA毛刺的产生与消除.doc

FPGA毛刺的产生与消除.doc

ID:62070694

大小:173.00 KB

页数:8页

时间:2021-04-16

FPGA毛刺的产生与消除.doc_第1页
FPGA毛刺的产生与消除.doc_第2页
FPGA毛刺的产生与消除.doc_第3页
FPGA毛刺的产生与消除.doc_第4页
FPGA毛刺的产生与消除.doc_第5页
资源描述:

《FPGA毛刺的产生与消除.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、个人收集整理勿做商业用途基于VerilogHDL语言的FPGA设计课程作业学院:电子工程学院专业班级:集电11级3班姓名:朱潮勇学号:05116079作业题目:FPGA毛刺的产生与消除完成日期:2013年11月25日一、设计要求1二、规范说明1三、顶层设计结构图1四、模块详细设计2个人收集整理勿做商业用途1功能说明22端口定义23设计代码24激励代码25仿真结果3五、结论和问题:3前言:在FPGA的设计中,毛刺现象是长期困扰电子设计工程师的设计问题之一,是影响工程师设计效率和数字系统设计有效性和可靠性的主要因素.由于信号在FPGA的内部走线和通过逻辑单元时造成的延迟,在多路信号变化的瞬间,组合

2、逻辑的输出常常产生一些小的尖峰,即毛刺信号,这是由FPGA内部结构特性决定的。毛刺现象在FPGA的设计中是不可避免的,有时任何一点毛刺就可以导致系统出错,尤其是对尖峰脉冲或脉冲边沿敏感的电路更是如此。任何组合电路、反馈电路和计数器都可能是潜在的毛刺信号发生器,但毛刺并不是对所有输入都有危害,如触发器的D输入端,只要毛刺不出现在时钟的上升沿并满足数据的建立保持时间,就不会对系统造成危害。而当毛刺信号成为系统的启动信号、控制信号、握手信号,触发器的清零信号(CLEAR)、预置信号(PRESET)、时钟输入信号(CLK)或锁存器的输入信号时就会产生逻辑错误.在实际设计过程中,应尽量避免将带有毛刺的信

3、号直接接入对毛刺敏感的输入端上,对于产生的毛刺,应仔细分析毛刺的来源和性质,针对不同的信号,采取不同的解决方法加以消除。因此,克服和解决毛刺问题对现代数字系统设计尤为重要。本文从FPGA的原理结构的角度探讨了产生毛刺的原因及产生的条件,在此基础上,总结了多种不同的消除方法,在最后结合具体的应用对解决方案进行深入的分析。本文为互联网收集,请勿用作商业用途一、设计要求将通过本次实验演示FPGA中出现的典型毛刺现象,并通过一些方法对电路改进从而来消除毛刺现象。本次实验将搭建一个简单的异或门电路。个人收集整理勿做商业用途二、规范说明本次实验,在quartus2下建立工程,选择的平台是Cyclone®I

4、I系列2C70型FPGA芯片,全称是:EP2C70F896C6.虽然其中的器件布线,器件延迟主要针对这款芯片.但各种FPGA都大同小异,所以本次实验还是具有普遍说明性.三、原理图设计用该原理图实现异或功能改进后的原理图,在输入端增加D触发器三、综合后的RTL布线图改进前的原理图综合后RTL布线图个人收集整理勿做商业用途改进后的原理图综合后的RTL布线图四、仿真结果改进前原理图时序仿真结果改进后原理图时序仿真结果个人收集整理勿做商业用途五、实验分析通过前面异或门原理图的设计与改进。看到FPGA中确实会出现意想不到的毛刺现象,但毛刺现象并不是都无法避免。毛刺现象产生的原因:由于信号在FPGA的内部

5、走线和通过逻辑单元时造成的延迟,在多路信号变化的瞬间,组合逻辑的输出常常产生一些小的尖峰。在上图中我们可以看出从iSW[1]状态变化到输出oLEDG[0]状态发生相应的变化之间有9。44-9。45ns的延时,而从输入iSW[0]状态变化到输出oLEDG[0]状态发生相应的变化之间约有9.84ns的延时。再仔细查看RTL图,就可以轻易看出布线的长短影响了延迟,当然延迟除了布线长短的原因之外,更多的是器件的延迟,由于本次实验的原理图比较简单,看不出,但是事实上,每个不同元器件,有不同的延迟,以及每一路信号元器件的数量不同更是形成了不同的延迟。该延时为FPGA布线所决定,不同开发板均不同。六、结论和

6、问题:在实验中看到了毛刺现象的出现是由于延迟引起,知道了毛刺产生的条件,就可以通过改变设计,破坏其条件来减少毛刺的发生。下面对各种方法做分别介绍1利用冗余项法利用冗余项消除毛刺有2种方法:代数法和卡诺图法,两者都是通过增加冗余项来消除险象,只是前者针对于函数表达式而后者针对于真值表。以卡诺图为例,若两个卡诺圆相切,其对应的电路就可能产生险象。因此,修改卡诺图,在卡诺图的两圆相切处增加一个圆,以增加多余项来消除逻辑冒险。但该法对于计数器型产生的毛刺是无法消除的。举例说明:如图所示逻辑函数,在B=C=1时,F=将产生偏“1”冒险.增加多余项BC,则当B=C=1时,F恒为1,个人收集整理勿做商业用途

7、所以消除了冒险。即卡诺图化简时多圈了一个卡诺圈,如图3.4.5(b)所示.相切处增加了一个BC圈,消除了相切部分的影响。2采样法由于冒险多出现在信号发生电平跳变的时刻,即在输出信号的建立时间内会产生毛刺,而在保持时间内不会出现,因此,在输出信号的保持时间内对其进行采样,就可以消除毛刺信号的影响,常用的采样方法有2种:一种使用一定宽度的高电平脉冲与输出相与,从而避开了毛刺信号,取得输出信号的电平值。

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。