测试XILINXDDS软核解读.docx

《测试XILINXDDS软核解读.docx》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、测试XilinxDDS软核（dds_compiler:4.0）Author:RSLDate:2015/04/30测试一、系统时钟100M,通道数1，输出正余弦波形数据的宽度为16bit、相位数据宽度16bit（将360度分为2^16份）、相位增量2^10（一个周期2^16/2^10=64个采样点）、相位偏移量2^15（180度）为固定值。1.1具体dds核参数设置步骤如下：Step1:Step2:Step3:Step4:Step5:Step6:Step7:1.2编写相关测试程序并将产生正余弦、相位数据导出来，在

2、matlab中画出图形，如下图所示：4x104321值度0幅-1-2-3-402040DDS核仿真测试结果sincosphase6080100120140160180200采样时间点图1从上图1可以看出，dds仿真结果的正余弦波形满足正交性且整体相位偏移180度，与参数设置要求的理论结果一致。测试二、系统时钟100M,通道数1，输出正余弦波形数据的宽度为16bit、相位数据宽度16bit（将360度分为2^16份），相位增量、相位偏移量都设置为可编程的形式（programable）。2.1具体dds核参数设置

3、步骤如下：Step1:Step2:Step3:Step4:此时相位增量的值设为默认即可。Step5:此时相位偏移量的值设为默认即可。Step6:Step7:2.2编写相关测试程序,reg_select=1时将data设置为2^15=32768（相位偏移量180度）；reg_select=0时将data设置为2^10=1024（即相位增量，一个周期2^16/2^10=64个采样点）。并将产生正余弦、相位数据导出来，在matlab中画出图形，如下图所示：x104DDS核仿真测试结果4sin3cosphase21值度

4、0幅-1-2-3-4020406080100120140160180200采样时间点图2从上图2可以看出，dds仿真结果的正余弦波形满足正交性且整体相位偏移180度，与参数设置要求的理论结果一致。注：此时编写相关测试程序时先对reg_select、data进行赋值操作，之后再使能ce、sclr，具体设置参数细节可参看相关技术手册。测试三、系统时钟100M,通道数1，只输出正余弦波形数据的宽度为16bit、相位数据宽度16bit（将360度分为2^16份），相位增量设置为流水模式、相位偏移量都设置为0固定模式,编

5、写相关程序产生线性调频信号。3.1具体dds核参数设置步骤如下：Step1:Step2:Step3:Step4:Step5:Step6:3.2编写相关测试程序,让相位增量（步长）值在2^10—0—2^10-1这个范围内周期性的变动，周期为8192个100M的时钟周期，并将产生正余弦、相位数据导出来，在matlab中画出图形，如下图所示：x104DDS核仿真测试结果4321值度0幅-1-2-3-40100020003000400050006000700080009000采样时间点图3从上图3可以看

6、出，dds仿真结果的余弦端口输出波形为线性调频信号，达到了理论结果的要求。