quartus ii调用modelsim仿真方法

quartus ii调用modelsim仿真方法

ID:6165151

大小:532.54 KB

页数:10页

时间:2018-01-05

quartus ii调用modelsim仿真方法_第1页
quartus ii调用modelsim仿真方法_第2页
quartus ii调用modelsim仿真方法_第3页
quartus ii调用modelsim仿真方法_第4页
quartus ii调用modelsim仿真方法_第5页
资源描述:

《quartus ii调用modelsim仿真方法》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、方法1:在quartusii11.0环境下,编辑生成并修改quartus生成的testbench文件,采用手动设置激励形成波形(有很多缺陷)。具体步骤:1.新建工程在test目录下创建工程fulladder然后直接finish;2.编写VHDL:New一个VHDLFILE,输入代码:libraryieee;useieee.std_logic_1164.all;ENTITYfulladderISPORT(a,b,cin:INSTD_LOGIC; s,cout:OUTSTD_LOGIC);ENDfulladder;ARCHITECTUREfulladderOFfu

2、lladderISBEGINs<=aXORbXORcin;cout<=(aANDb)OR(aANDcin)OR(bANDcin);ENDfulladder;保存在test目录下,文件名为默认fulladder。3. 在Quartes II 11.0界面菜单栏中选择 Tools-->options选项卡中选中EDA tool options,在该选项卡中下面的ModelSim-Altera一项指定安装路径为(如d:/Altera/11.0/modelsim_ae/win32aloem)4.在Quartes II 11.0界面菜单栏中选择Assignments->

3、Settings。选中该界面下EDA Tool settings中的Simulation一项;Tool name中选择ModelSim-Altera;Format for output netlist中选择开发语言的类型VHDL或其它,如图:然后点击APPLY应用和OK。5.设置完成后,编译工程:在Quartus II 11.0界面菜单栏中选择菜单栏选择Processing-->startCompilation,等待编译,无错后会在test目录下生成simulation目录,执行下一步。6.在Quartus II 11.0界面菜单栏中选择菜单栏Tools中的R

4、un EDA Simulation Tool-->EDA RTL Simulation 进行行为级仿真,接下来就可以看到ModelSim-Altera 6.6d的运行界面7.modelsim界面菜单栏中选择Compile-->compile...,弹出窗口中选择test/simulation/modelsim/fulladder.vho文件,点击compile,然后点击done.在Library窗口中可以展开work/fulladder可以看到:8.双击fulladder载入9.此时,在作为输入的端口对象上点右键,选择createwave创建波形,作为输出的端

5、口上点右键选择add-->towave-->slectedsignals,添加到波形窗口中,然后运算即可仿真方法2:在quartusii11.0环境下,调用modelsim仿真,并修改quartus生成的testbench文件,提供激励形成波形。具体步骤:(前5步同上)1.新建工程2.编写VHDL3. 在Quartes II 11.0界面菜单栏中选择 Tools-->options选项卡中选中EDA tool options,在该选项卡中下面的ModelSim-Altera一项指定安装路径为(如d:/Altera/11.0/modelsim_ae/win32a

6、loem)4.在Quartes II 11.0界面菜单栏中选择Assignments->Settings。选中该界面下EDA Tool settings中的Simulation一项;Tool name中选择ModelSim-Altera;Format for output netlist中选择开发语言的类型VHDL或其它。5.设置完成后,编译工程:在Quartus II 11.0界面菜单栏中选择菜单栏选择Processing-->start Compilation,等待编译,无错后会在test目录下生成simulation目录,执行下一步。6.生成testbe

7、nch文件,Processing-->start-->starttestbenchtemplatewrite执行如图:会在 test/simulation/modelsim下生成fulladder.vht 文件7.打开test/simulation/modelsim/fulladder.vht文件(注意文件类型)LIBRARYieee;                                              USEieee.std_logic_1164.all;                               ENTITYfull

8、adder_vhd_tstISENDf

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。