数电实九触发器.doc

数电实九触发器.doc

ID:61496120

大小:300.00 KB

页数:6页

时间:2021-02-06

数电实九触发器.doc_第1页
数电实九触发器.doc_第2页
数电实九触发器.doc_第3页
数电实九触发器.doc_第4页
数电实九触发器.doc_第5页
资源描述:

《数电实九触发器.doc》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、实验九触发器及其应用一、实验目的:1、掌握基本RS、JK、D和T触发器的逻辑功能;2、掌握集成发器的使用方法和逻辑功能的测试方法;3、熟悉触发器之间相互转换的方法。二、实验原理:触发器具有两个稳定状态,用以表示逻辑状态“1”和“0”,在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态,它是一个具有记忆功能的二进制信息存贮器件,是构成各种时序电路最基本的逻辑单元。1、基本RS触发器图9-1为由两个与非门交叉耦合构成的基本RS触发器,它是无时钟控制、低电平直接触发的触发器。基本RS触发器有置“0”、置“1”和“保持”三种功能。通常称S为置“1”

2、端,因为S=0时触发器被置“1”;R为置“1”端,因为R=0时触发器被置“0”,当S=R=1时状态保持。图9-1基本RS触发器基本RS触发器也可以用两个“或非门”组成,对应为高电平触发有效。2、JK触发器在输入信号为双端的情况下,JK触发器是功能完善、使用灵活、通用性强的一种触发器。本实验采用74LS112双JK触发器,是下降边沿触发的边沿触发器。其引脚功能及逻辑符号如图9—2所示。JK触发器的状态方程为:Qn+1=JQn+KQnJ和K是数据输入端,是触发器状态更新的依据,若J、K有两个或两个以上输入端时,组成“与”的关系。Q与Q为两个互补输出端。通常

3、把Q=0、Q=1的状态定义为触发器“0”状态;把Q=1、Q=0的状态定义为触发器“1”状态。图9-274LS112双JK触发器引脚功能及逻辑符号JK边沿触发器的功能表如表9—1所示。JK触发器常被用作缓冲存储器、移位寄存器和计数器。CC4027是CMOS双JK触发器,其功能与74LS112相同,但采用上升沿触发,R、S端为高电平有效。表9-1输入输出SDRDCPJKQn+1Qn+101×××1010×××0100×××ΦΦ11↓00QnQn11↓101011↓010111↓11QnQn11↑××QnQn注:×------任意态;------高到低电平跳

4、变Qn(Qn)-----现态;Qn+1(Qn+1)------次态Φ-----不定态3、D触发器在输入信号为单端的情况下,D触发器和起来最为方便,其状态方程为Qn+1=Dn在输出状态的更新发生在CP脉冲的上升沿,故又称为上升沿触发的边沿触发器,触发器的状态只取决于时钟到来前D端的状态,D触发器的应用很广,可用作数字信号的寄存,移位寄存,分频和波形发生等。有很多种型号可供各种用途的需要而选用。如双D(74LS74,CC4013),四D(74LS175,CC4042),六D(74LS174,CC14174),八D(74LS374)等。图9-3为双D74LS

5、74的引脚排列逻辑符号。其功能表如表9-2。图9-374LS74引脚排列及逻辑符号表9-2表9-3输入输出SDRDCPDQn+1Qn+101××1010××0100××ΦΦ11↓11011↓00111↑×QnQn输入输出RDSDCPTQn+101××010××111↓0Qn11↓1Qn4、触发器之间的相互转换在集成触发器的产品中,每一种触发器都有自己固定的逻辑功能。但可以利用转换的方法获得具有其它功能的触发器。例如将JK触发器的J、K两端连在一起,并认它为T端,就得到所需的T触发器。如图9-4(a)所示,其状态方程为Qn+1=TQn+TQn(a)T触发

6、器(b)T’触发器图9-4JK触发器转换为T、T’触发器T触发器的功能表如表9-3所示。由功能表可见,当T=0时,时钟脉冲作用后,其状态保持不变;当T=1时,时钟脉冲作用后,触发器状态翻转。所以,若将T触发器的T端置1,如图9-4(b)所示,即得T’触发器。在T’触发器的CP端每来一个CP脉冲信号,触发器的状态就翻转一次,故称之为翻转触发器,广泛用于计数电路中。同样,若将D触发器的Q端与D端相边,便转换成T’触发器。如图9-5所示。JK触发器也可转换为D触发器,如图9-6所示。图9-5D转成T’图9-6JK转成D三、实验设备与器件:1、+5V直流电源2

7、、双踪示波器3、连续脉冲源4、单次脉冲源5、逻辑电平开关6、0-1指示器7、74LS112(或CC4027)74LS00(或CC4011)74LS74(或CC4013)四、实验内容:1、测试基本RS触发器的逻辑功能按图9-1,用两个与非门组成基本RS触发器,输入端R,S接逻辑开关的输出插口,按表9-4的要求测试,记录之。2、测试双JK触发器74LS112逻辑功能(1)测试RD、SD的复位、置位功能表9-4RSQQ11→00→11→010→100任取一只JK触发器,RD、SD、J、K端接逻辑开关输出插口,CP端接单次脉冲源,Q、Q端接至逻辑电平显示输入插

8、口。要求改、(J、K、CP处于任意状态),并在RD=0(SD=1)或SD=0(RD=1)作用期

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。