数电实验四触发器的应用.doc

《数电实验四触发器的应用.doc》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、上海电力学院实验报告课程名称数字电路与数字逻辑实验项目触发器的应用姓名学号班级专业同组人姓名指导教师姓名实验日期一、实验目的1.了解并掌握各种触发器的功能及其原理。2.了解并掌握触发器的使用方法。二、实验设备装有QuartusII9.0的计算机三、实验原理1.验证边沿D触发器7474的功能。画一张验证电路的原理图，通过仿真完成功能表。原理图设计如下：2.用JK触发器74LS112与反相器74LS04组成如图所示的电路。输入clk为连续脉冲如下图所示，观察clkout端的波形，分别用时序仿真和功能仿真，看看波形会有什么变化，并分析其原因。1.设计

2、串行数据比较电路。参考下面的电路设计一个串行数据比较器。电路工作时，先在Cr端加一负脉冲清零，再将串行数据An、Bn送入，先送高位，再送低位，输出反应两个数的大小。分析这个电路实现的原理。一、实验内容实验一：根据要填写的功能表可以得出如下波形图：实验二：对实验内容中的原理图进行仿真，仿真波形图如下：实验三：对实验内容中的原理图进行分析，了解原理并设计串行数据比较电路。一、（仿真）结果与分析实验一：对实验内容中的波形进行仿真，并填写真值表。仿真结果如下：通过仿真结果，可以得出以下结论：1.在PRN和CLRN均为有效时，CLK与D均不起作用，Q和Q

3、N输出不定，此种情况不应该出现。2.PRN是预置端，当PRN为有效时，无论CLK与D为何值，Q均为1。3.CLRN是置0端，当CLRN为有效时，无论CLK与D为何只，Q均为0。4.当PRN和CLRN均为无效，并且CLK无上升沿发生时，无论D如何，Q不变。5.当PRN和CLRN均为无效，并且CLK出现上升沿时，Qnext=D。根据以上结论，可以完成如下功能表。CLKDPRNCLRNQQN结论或说明XX0001见结论1XX0110见结论2XX1001见结论30X1101见结论4↑01101见结论5↑11110见结论5实验二：对实验内容中的波形进行功

4、能和时序仿真，可以得出如下结果：功能仿真结果如下：时序仿真结果如下：通过观察仿真结果，可以发现时序仿真比功能仿真多了很多小的脉冲。原因是功能仿真没有考虑元件延时的问题，是理想化的状态。在这个原理图中，当Q输出为0时，CLRN通过非门为高电平输出至CLRN，此时清0端无效。当时钟下降沿到来时，JK均为高电平，此时Q翻转为1，形成时序仿真中的脉冲的上升沿，同时高电平经过反相器变为低电平传送至CLRN，此时CLRN变为有效，将Q置为0，形成时序仿真中的脉冲的下降沿。时序仿真图中两根黑线之间的时间为JK触发器翻转动作的时间，而两端红线中的时间则为74L

5、S04反相器和74LS112清零端动作的时间。由于动作时间在功能仿真中会被忽略，所以在功能仿真中可以看到CLKOut一直为0，而在时序仿真中能看到74LS04和74LS112的动作时间。实验三：实验书中的原理图有误，应更改为实验原理中的原理图。首先要分析串行二进制数据比较的原理：串行二进制数据比较的方法是将两数最低位对齐，最高位不足的以0补全，然后从最高位开始进行比较，如果两个数的对应位相同，则比较下一位，如果两个数的对应位不同，则按照0<1的规则，得出大于或小于的结果。由于二进制中最高位权重比低位高，所以当高位得出大于或小于结果后，应锁定结果

6、，终止比较，或不再接受比较输入，防止比较结果被较低位的结果篡改。实验原理中的原理图实现串行数据比较器的原理：实验原理中原理图用到的是74LS72芯片，74LS72芯片有三个J输入端和三个K输入端，用与门连接，输出为触发器的J端或K端。所以可以把原理图改写为下图：电路工作前，会进行CLR清零，CLR在一段时期处于低电平，此时1Q、2Q均为0，1QN、2QN均为1。当a和b中输入串行数据后，74LS112在时钟下降沿接收a和b输入的数据。其中和通过反相器和与门输入1J中，和通过反相器和与门输入2J中，1K和2K均接地。在这个情况下，当J为0时，Q保

7、持，当J为1时，Q变为1。由两个反相器的排列规则可以发现，当a为1、b为0、2QN为1（2Q为0）时，1J为1，1Q同时转为1，此时由二进制比较规则可以发现a>b，所以1Q对应的输出为alb，即a>b，a

8、上图中使用74LS112加上三输入与门和非门等基本逻辑门构成的串行比较电路。其基本原理和实验原理中的原理图类似。另一种是使用74LS112、74LS3