数字钟课程设计 郭杰.doc

数字钟课程设计 郭杰.doc

ID:61486784

大小:391.50 KB

页数:17页

时间:2021-02-05

数字钟课程设计 郭杰.doc_第1页
数字钟课程设计 郭杰.doc_第2页
数字钟课程设计 郭杰.doc_第3页
数字钟课程设计 郭杰.doc_第4页
数字钟课程设计 郭杰.doc_第5页
资源描述:

《数字钟课程设计 郭杰.doc》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、数字钟课程设计班级:电094姓名:学号:指导教师:目      录 一、课程设计题目……………………………………2二、课程设计的设计任务和基本要求………………2三、课程设计题目分析……………………………2四、课程设计的电路设计部分……………………3五、使用元器件说明………………………………11电子技术课程设计一、课程设计题目:数字钟二、课程设计任务和基本要求:☆设计任务设计一台可以显示时、分、秒的数字钟。☆基本要求●能直接显示时、分、秒的数字钟,要求时针进制为十二进制。●当电路发生走时误差时,要

2、求电路具有校时功能。●要求电路具有整点报时功能,报时声响为四低一高,最后一响正好为整点。三、课程设计题目分析:☆设计要点●设计一个精确的秒脉冲信号产生电路●设计60进制、12进制计数器●设计译码显示电路●设计分频器●设计校准电路●设计整点报时电路☆工作原理数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号,它直接决定计时系统的精度,一般用555构成的振荡器加分频器来实现。将标准秒脉冲信号送入“秒计数器”,该计数器采用60进

3、制计数器,每累计60秒发出一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器,每累计60分,发出一个“时脉冲”信号,该信号将被送到“时计数器”。“时计数器”采用12进制计数器。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码,通过六位LED显示器显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号,然后去触发音频发生器实现报时。校时电路是来对“时、分、秒”显示数字进行校对调整。课程设计的电路设计部分●译码显示电路译码电路的功能是将秒

4、、分、时计数器的输出代码进行翻译,变成相应的数字。用与驱动LED七段数码管的译码器常用的有74LS48。74LS48是BCD-7段译码器/驱动器,输出高电平有效,专用于驱动LED七段共阴极显示数码管。若将秒、分、时计数器的每位输出分别送到相应七段译吗管的输入端,便可以进行不同数字的显示。需要数码管串联电阻R作为限流电阻。●振荡器:通常用555定时器与RC构成的多谐振荡器,经过调整输出1000Hz脉冲。数据计算设计要求振荡源输出1kHz的方波,并且占空比为50%。则计算过程如下:由占空比50%,可

5、知R1=R2。T=T1+T2=(R1+R2)Cln2取C=100nF,R1=R2=T/Cln2=0.001/2*0.69C=7.2kΩ电路图中取值为7.15kΩ.●分频器:分频器功能主要有两个,一是产生标准秒脉冲信号,一是提供功能扩展电路所需要的信号,选用三片74LS90进行级联,因为每片为1/10分频器,三片级联好获得1Hz标准秒脉冲。其电路图如下:分频器☆秒、分、时计时器电路设计秒、分计数器为60进制计数器,小时计数器为12进制计数器。实现这两种模数的计数器采用中规模集成计数器74LS160

6、构成。●60进制计数器由74LS160构成的60进制计数器,将一片74LS160设计成10进制加法计数器,另一片设置6进制加法计数器。两片74LS160按反馈清零法串接而成。秒计数器的十位和个位,输出脉冲除用作自身清零外,同时还作为分计数器的输入脉冲CLR(1)。下图电路即可作为秒计数器,也可作为分计数器。60进制计数器●12进制计数器由74LS160构成的十二进制计数器,将一片74LS160设计成2进制加法计数器,另一片设置1进制加法计数器。即个位计数状态为QdQcQbQa=0010十位计数状

7、态为QdQcQbQa=0001时,要求计数器归零。通过把个位Qc、十位Qb相与后的信号送到个位、十位计数器的清零端,使计数器清零,从而构成12进制计数器。电路图如下:12进制计数器●校时电路方法一校时电路是数字钟不可缺少的部分,每当数字钟与实际时间不符时,需要根据标准时间进行校时。K1、K2分别是时校正、分校正开关。不校正时,K1、K2开关是闭和的。当校正时位时,需要把K1开关打开,然后用手拨动K3开关,来回拨动一次,就能使时位增加1,根据需要去拨动开关的次数,校正完毕后把K1开关闭上。校正分位

8、时和校正时位的方法一样。其电路图如下:校正电路方法二电路图如下:●整点报时电路仿广播电台整点报时电路设计,每当数字钟计时快到整点时发出响声,四低一高并且以最后一声高音结束的时刻为整点时刻。整点报时电路五、元器件使用说明:⑴集成异步十进制计数器74LS90原理说明:集成异步十进制计数器74LS90它是二-五-十进制计数器。74LS90具有异步清零和异步置九功能。当R0全是高电平,R9至少有一个为低电平时,实现异步清零。当R0至少有一个低电平,R9全是高电平时,实现异步置九。当R0、R9为低电平时,

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。