无生产线集成电路设计高级研讨班复习进程.ppt

无生产线集成电路设计高级研讨班复习进程.ppt

ID:61286377

大小:1.10 MB

页数:47页

时间:2021-01-24

无生产线集成电路设计高级研讨班复习进程.ppt_第1页
无生产线集成电路设计高级研讨班复习进程.ppt_第2页
无生产线集成电路设计高级研讨班复习进程.ppt_第3页
无生产线集成电路设计高级研讨班复习进程.ppt_第4页
无生产线集成电路设计高级研讨班复习进程.ppt_第5页
资源描述:

《无生产线集成电路设计高级研讨班复习进程.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、无生产线集成电路设计高级研讨班第五章IC有源元件与工艺流程5.1概述表5.12图5.1几种IC工艺速度功耗区位图35.2双极性硅工艺早期的双极性硅工艺:NPN三极管图5.245.2双极性硅工艺先进的双极性硅工艺:NPN三极管图5.255.3HBT工艺(a)(b)图5.3GaAsHBT的剖面图(a)和能带结构(b)65.4MESFET和HEMT工艺GaAs工艺:MESFET图5.4GaAsMESFET的基本器件结构7GaAs工艺:HEMT图5.5简单HEMT的层结构8GaAs工艺:HEMT工艺的三

2、明治结构图5.6DPD-QW-HEMT的层结构9MainParametersofthe0.3mmGateLengthHEMTsHEMT-TypeParametersE-HEMTD-HEMTVth0.05V-0.7VIdsmax200mA/mm(Vgs=0.8V)180mA/mm(Vgs=0V)Gm500mS/mm400mS/mmRs0.6W·mm0.6W·mmfT45GHz40GHz表5.2:0.3m栅长HEMT的典型参数值10与Si三极管相比,MESFET和HEMT的缺点为:跨导相对低;阈值

3、电压较敏感于有源层的垂直尺寸形状和掺杂程度;驱动电流小由于跨导大,在整个晶圆上,BJT的阈值电压变化只有几毫伏,而MESFET,HEMT要高十倍多。115.5MOS工艺和相关的VLSI工艺12图5.7MOS工艺的分类13认识MOSFET线宽(Linewidth),特征尺寸(FeatureSize)指什么?14MOS工艺的特征尺寸 (FeatureSize)特征尺寸:最小线宽最小栅长图5.8155.6PMOS工艺5.6.1早期的铝栅工艺1970年前,标准的MOS工艺是铝栅P沟道。图5.916铝栅

4、PMOS工艺特点:l铝栅,栅长为20m。lN型衬底,p沟道。l氧化层厚1500Å。l电源电压为-12V。l速度低,最小门延迟约为80100ns。l集成度低,只能制作寄存器等中规模集成电路。17Al栅MOS工艺缺点制造源、漏极与制造栅极采用两次掩膜步骤不容易对齐。这好比彩色印刷中,各种颜色套印一样,不容易对齐。若对不齐,彩色图象就很难看。在MOS工艺中,不对齐的问题,不是图案难看的问题,也不仅仅是所构造的晶体管尺寸有误差、参数有误差的问题,而是可能引起沟道中断,无法形成沟道,无法做好晶体管的问

5、题。18Al栅MOS工艺的栅极位错问题图5.10195.6.2铝栅重叠设计栅极做得长,同S、D重叠一部分图5.1120铝栅重叠设计的缺点lCGS、CGD都增大了。l加长了栅极,增大了管子尺寸,集成度降低。21克服Al栅MOS工艺缺点的根本方法将两次MASK步骤合为一次。让D,S和G三个区域一次成形。这种方法被称为自对准技术。225.6.3自对准技术与标准硅工艺1970年,出现了硅栅工艺。多晶硅Polysilicon,原是绝缘体,经过重扩散,增加了载流子,可以变为导体,用作电极和电极引线。在硅栅工

6、艺中,S,D,G是一次掩膜步骤形成的。先利用光阻胶保护,刻出栅极,再以多晶硅为掩膜,刻出S,D区域。那时的多晶硅还是绝缘体,或非良导体。经过扩散,杂质不仅进入硅中,形成了S和D,还进入多晶硅,使它成为导电的栅极和栅极引线。23标准硅栅PMOS工艺图5.1224硅栅工艺的优点:l自对准的,它无需重叠设计,减小了电容,提高了速度。l无需重叠设计,减小了栅极尺寸,漏、源极尺寸也可以减小,即减小了晶体管尺寸,提高了速度,增加了集成度。增加了电路的可靠性。255.7NMOS工艺由于电子的迁移率e大于空穴

7、的迁移率h,即有e2.5h,因而,N沟道FET的速度将比P沟道FET快2.5倍。那么,为什么MOS发展早期不用NMOS工艺做集成电路呢?问题是NMOS工艺遇到了难关。所以,直到1972年突破了那些难关以后,MOS工艺才进入了NMOS时代。265.7.1了解NMOS工艺的意义目前CMOS工艺已在VLSI设计中占有压倒一切的优势.但了解NMOS工艺仍具有几方面的意义:CMOS工艺是在PMOS和NMOS工艺的基础上发展起来的.从NMOS工艺开始讨论对于学习CMOS工艺起到循序渐进的作用.NMO

8、S电路技术和设计方法可以相当方便地移植到CMOSVLSI的设计.GaAs逻辑电路的形式和众多电路的设计方法与NMOS工艺基本相同.275.7.2增强型和耗尽性MOSFET(EnhancementmodeanddepletionmodeMOSFET)FET(FieldEffectTransisitor)按衬底材料区分有Si,GaAs,InP按场形成结构区分有J/MOS/MES按载流子类型区分有P/N按沟道形成方式区分有E/D28E-/D-NMOS和E-PMOS的电路符号图5.1329E-NMOS的

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。