金炎秋-组原(课程设计).doc

金炎秋-组原(课程设计).doc

ID:61157957

大小:1.77 MB

页数:20页

时间:2021-01-22

金炎秋-组原(课程设计).doc_第1页
金炎秋-组原(课程设计).doc_第2页
金炎秋-组原(课程设计).doc_第3页
金炎秋-组原(课程设计).doc_第4页
金炎秋-组原(课程设计).doc_第5页
资源描述:

《金炎秋-组原(课程设计).doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、.大学计算机科学与技术学院《计算机组成原理》课程设计说明书姓名:金炎秋学号:1113122036班级:软外112指导教师:越上机日期:2012.7.6-7.8资料.目录1课程设计目的-------------------------------------------------32课程设计要求---------------------------------------------------------33实验环境——----------------------------------------

2、-----------------34设计思路-------------------------------------------------------------35实验步骤及容------------------------------------------------------4(1)I/O设备-------------------------------------------------------------4(2)存储器模块————————————————------------

3、---------------4(3)运算器模块------------------------------------------——————-----7(4)微程序控制器-------------------------------------------------7(5)程序计数器--------------------------------------------------13(6)时序发生器------------------------------------------------

4、--146参考文献----------------------------------------------------177问题及心得--------------------------------------------------17资料.微程序控制的模型计算机一、课程设计目的1.融会贯通教材各章的容,通过知识的综合运用,加深对计算机系统各模块的工作原理及相互联系的认识,加深计算机工作中“时间-空间”概念的理解,从而清晰地建立计算机的整机概念。2.学习设计和调试计算机的基本步骤和方法,培养科学

5、研究的独立工作能力,取得工程设计和调试的实践和经验。二、课程设计要求1.根据给定的数据格式和指令系统,设计一台微程序控制的模型计算机。2.根据设计图,在QUARTUSII环境下仿真调试成功。3.在调试成功的基础上,整理出设计图纸和相关文件,包括:(1)总框图(数据通路图);(2)微程序控制器逻辑图;(3)微程序流程图;(4)微程序代码表;(5)设计说明书及工作小结。三、实验环境(软硬件平台)32位Windows操作系统+QuartusII四、设计思路1、运算器:由1位全加器采用行波进位方法设计的8位补

6、码加/减法运算器,可以进行加减法运算与逻辑运算。由DR1、DR2两个寄存器提供操作数。2、存储器:分为ROM模块和RAM模块,容量均为128*8位。3、程序计数器:用2个74163构成的8位计数器,采用同步反馈法连接,可以实现PC+1以及定位跳转的功能。计数器输出端连一片74244b来实现三态输出。资料.1、微程序控制器:由控制存储器(epROM)、微地址寄存器、地址逻辑转移、微命令寄存器、指令寄存器(IR)构成。2、I/O设备:由一个输入缓冲(74244b)作控制来实现总线上的三态输入。3、时序发生

7、器:由一片74161和一片74138构成,可以产生6个节拍脉冲,具有启停控制端。五、实验容及步骤实验容大体分为1~6个模块的制作,接下来将逐个模块展开研究并附上各个模块的逻辑电路图以及必要的调试波形图。1.I/O设备数据由IN输入先经一个74244b做数据输入缓冲器,再存入数据输入寄存器(R0,74374b构成)中。可实现一个八位数据的打入以及控制保存。使能端真值表如下:74244b74374bInputsOutputInputsOutputnsw-busINDBUSnR0-BUSLDR0DBUSQL

8、LLHXXZLHHLXXXHXZL↑LLL↑HHLLXQ0l逻辑电路连接图如下:资料.1.存储器模块(ROM、RAM、DR1、DR2、IR)DR1、DR2、IR部件均为73273b作相应的数据寄存器1、数据寄存器2以及指令寄存器。ROM模块与RAM模块容量均为128x8位。对RAM及ROM模块的分析见下页。资料.ROM模块lROM部件为一片128x8位的lpm_rom连一个74244b组成。由于地址总线ABUS为8根,故抽出高位(Address7)做片选

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。