集成电路版图设计实验指导书.docx

《集成电路版图设计实验指导书.docx》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、资料内容仅供您学习参考，如有不当或者侵权，请联系改正或者删除。集成电路版图设计实验指导书资料内容仅供您学习参考，如有不当或者侵权，请联系改正或者删除。实验一绘制标准逻辑单元版图实验目的:了解集成电路版图设计基本原理;熟悉版图设计软件cadencevirtuoso的使用。实验内容:学习集成电路版图设计基础;学习cadencevirtuoso基本操作;绘制完成标准逻辑单元版图。实验原理:集成电路版图设计是电路系统设计与集成电路工艺之间的中间环节。经过集成电路版图设计,将立体的电路系统转变为二维平面图形。利用版图制作掩模板,就能够由这些图形限定工艺加工过程,最终还原为基于半导体材料的立体结构

2、。以最基本的MOS器件为例,工艺生产出的器件应该包含源漏扩散区、栅极以及金属线等结构层。按照电路设计的要求,在版图中用不同图层分别表示这些结构层,画好各个图层所需的图形,图形的大小等于工艺生产得到的器件尺寸。正确摆放各图层图形之间的位置关系,绘制完成的版图基本就是工艺生产出的器件俯视图。器件参数如MOS管的沟道尺寸,由电路设计决定,等于有源区与栅极重叠部分的尺寸,如图1。其它尺寸由生产工艺条件决定,不能随意设定。图1在工艺生产中,相同结构层相连即可导电,而不同结构层之间是由氧化层资料内容仅供您学习参考，如有不当或者侵权，请联系改正或者删除。隔绝的,相互没有连接关系,只有制作通孔才能在不

3、同结构层之间导电。与工艺生产相对应的版图中默认不同图层之间的绝缘关系,因此能够不必画氧化层,却必须画各层之间的通孔。另外,衬底在版图设计过程中默认存在,不必画出。而各个N阱、P阱均由工艺生产过程中杂质掺杂形成,版图中必须画出相应图形。实验步骤:打开指定电路图,浏览并简单分析电路结构;为电路新建版图文件;根据版图基本原理,为电路绘制版图。(详细内容参考《Cadencevirtuoso使用简介》)实验报告要求:应包含对电路功能的简单分析,以及绘制完成的版图图片。思考题:观察《Cadencevirtuoso使用简介》中给出的反相器版图,思考为什么把两MOS管栅极放在一条直线上,而不是并排

4、放置。资料内容仅供您学习参考，如有不当或者侵权，请联系改正或者删除。实验二简单数字逻辑模块版图设计实验目的:了解集成电路版图设计规则;熟悉版图设计技巧;掌握基于DIVA的版图验证方法。实验内容:学习版图设计规则、设计方法及相关技巧;学习集成电路版图验证方法;完成指定逻辑电路的版图设计及验证。实验原理:(1)图形尺寸,版图设计过程中所涉及到的所有图形尺寸,一方面由电路设计决定,比如MOS管的沟道尺寸等器件特性参数;另一方面由工艺生产线提供的DRC(设计规则)文件决定。DRC文件设定了包括最小图形尺寸、最小图形间距、图形重叠关系等参数。而不同工艺生产线的DRC文件参数不同。整个版图设计过程

5、必须严格按照DRC文件的参数设定进行。(2)源漏共用,根据DRC文件,版图设计中器件之间有最小间隔距离限制,即使相同类型相同参数的器件之间也必须保持最小间距。而MOS管的结构决定它具有源漏两极可互换的特点。利用这一原理,能够得出源漏共用的设计方法。所谓源漏共用,指当两个不同的MOS管A、B属于同一类型(如PMOS)时,如果有连接到相同节点的电极(如源极),在版图上就能够将这两个源极画在一起,即两个MOS管共用同一个源极。如图1。资料内容仅供您学习参考，如有不当或者侵权，请联系改正或者删除。图1(a)源漏共用前(b)源漏共用能够有效缩小版图面积,降低成本。注意:由于P型衬底上,PMOS管

6、一般制作在N阱内,源漏共用后而N阱之间最小间距极大,因此普通PMOS管的N阱也要实现共用。制作在P阱内的N管道理相同。(3)棒状图设计,为了方便地从电路中得到最有效的源漏共用版图,能够使用”棒状图设计”,在绘制版图之前先制作一个结构草图。以图2所示电路示意图为例,利用棒状图设计制作结构草图,如图3。图2图3因为采用共用区域,所有P管紧挨在一起,所有N管也紧挨在一起。因此在资料内容仅供您学习参考，如有不当或者侵权，请联系改正或者删除。图中能够用棒状图形代表有源扩散区(按照惯例P管在上,N管在下),细短线代表栅极。显然,A、B、C三对MOS管的有源区相互断开,没有实现源漏共用,如果将某一

7、管源漏翻转,制作如图4的结构图,即可实现一处源漏共用。图4在棒状图中,也能够将器件按电路图连接,建立好连接关系示意图,方便绘制版图。实验步骤:浏览电路,分析电路功能;制作棒状结构图;调用NMOS、PMOS单元版图,并调整器件尺寸,为电路绘制版图电位的连接);利用DIVA工具验证版图。(详细内容参考《Cadencevirtuoso使用简介》)(注意衬底实验报告要求:应包含对电路功能的简单分析,绘制完成的版图图片。